交叉连接折叠电路和配备有这种折叠电路的模数转换器制造技术

一种交叉连接折叠电路，包括：参考电压电路，提供ｍ个参考电压；放大器电路，响应于输入信号和参考电压，提供控制信号；２↑［ｎ］－１个三重交叉连接折叠电路，其中的每个电路包括三个差分晶体管对，所述差分晶体管对由所述控制信号控制，并且在所述参考电压之一周围的电压范围内是激活的，其中ｍ＝３（２↑［ｎ］－１）。在具有２↑［ｎ］－１个折叠电路的级联结构中，ｎ－１个连续级中包括２↑［ｎ－１］、２↑［ｎ－２］、…、２↑［０］个差分晶体管对。为了获得完整的折叠，提供了与级联结构的后２↑［ｎ－２］级中的晶体管对协作的开关电路，用于向提供完整折叠的各差分晶体管对的那些晶体管提供相应的控制信号。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种交叉连接折叠电路，包括一个参考电压电路，提供一系列m个参考电压；放大器电路，响应于输入信号和参考电压，提供一系列控制信号；级联结构中的多个差分晶体管对，由所述控制信号控制，每个差分晶体管对在所述参考电压之一周围的电压范围内是激活的。从US-A-6236348可知这样一种交叉连接折叠电路。具体而言，在所述专利说明书的图4中示出了一种三重折叠电路，即，一个差分晶体管对与相继的两个差分晶体管对的级联结构，而图9中示出了一种七重折叠电路，其为四个、两个和一个差分晶体管对在三个连续级中的级联结构。所述US专利说明书的交叉连接折叠电路中的差分晶体管对仅通过从输入信号和一系列参考电压导出的信号来控制。一个交叉连接折叠电路阵列中的每个交叉连接折叠电路通过前一阵列的各个交叉连接折叠电路来控制，这种交叉连接折叠电路的级联结构是不太可能的；这与例如并行折叠电路的级联结构相反。本专利技术的目的是获得一种交叉连接折叠电路，该电路克服上述限制，并具有有限数量的硬件、大的折叠因数和低能耗。因此，根据本专利技术，在开头段中所描述的交叉连接折叠电路的特征在于，提供了2n-1个三重交叉连接折叠电路，其中的每个电路包括三个差分晶体管对，并且，在具有所述2n-1个折叠电路的级联结构中，n-1个连续级中分别包括2n-1、2n-2、...、20个差分晶体管对，其控制信号由这一系列的三重交叉连接折叠电路提供，且m＝3(2n-1)，同时，为了获得完整的折叠，提供了与该级联结构的后2n-2级中的晶体管对协作的开关电路，用于向提供完整折叠的各差分晶体管对的那些晶体管提供相应的控制信号。本专利技术还涉及一种配备有这种折叠电路的模数转换器。通过以下参考附图进行的详细说明，本专利技术的上述和其他目的将变得更加明显，其中附图说明图1示出了根据现有技术的三重并行折叠电路；图2是图1的并行折叠电路的输出电压的示意图；图3示出了根据现有技术的交叉连接折叠电路；图4是图3的交叉连接折叠电路的输出电压的示意图；图5示出了根据现有技术的并行折叠电路的连接；图6A-6D是图5的并行折叠电路的连接的较高折叠因子的示意图；图7示出了根据现有技术的交叉连接折叠电路的连接；图8是图7的交叉连接折叠电路的连接的缺点的示意图；图9示意性示出了根据本专利技术的交叉连接折叠电路的连接的第一实施例；图10示意性示出了根据本专利技术的交叉连接折叠电路的连接的第二实施例；图11更详细地示出了根据本专利技术的具有前置放大器阵列的三重的三交叉连接折叠电路；图12是图11的电路的详细操作的示意图；图13更详细地示出了一个七重交叉连接折叠电路；图14示意性示出了三重的七交叉连接折叠电路，其由七个三重交叉连接折叠电路和图13的七重交叉连接折叠电路利用根据本专利技术的手段构成；图15是当没有应用根据本专利技术的手段时图14的电路的输出的示意图；以及图16是在图14的七个三重折叠电路上利用参考电压范围的另一种分布时图14的电路的输出的示意图。图1所示的并行折叠电路由三对晶体管Tap、Tan，Tbp、Tbn和Tcp、Tcn以及用于将这些晶体管连接至电源Vdd的电阻Rn和Rp构成，每对晶体管具有一个用于提供恒定电流的电流源Sa、Sb、Sc，电阻Rn和Rp将这些晶体管连接到电源Vdd。电阻Rn和Rp形成电阻性负载Rload。假定每个电流源提供恒定电流，同时Rn＝Rp。输入信号Ap、Bp、Cp和反相输入信号An、Bn、Cn分别被施加到这些对晶体管的基极。这些输入信号由输入信号Vin和参考信号Vref(a)、Vref(b)、Vref(c)组成，其中0＜Vref(a)＜Vref(b)＜Vref(c)。当将该折叠电路应用在模数转换器中时，则认为输入信号Vin是要被转换的信号。基极输入信号表示为Ap＝Vref(a)-Vin，An＝-Vref(a)+Vin；Bp＝Vref(b)-Vin，Bn＝-Vref(b)+Vin；Cp＝Vref(c)-Vin，Cn＝-Vref(c)+Vin。通过这些基极输入信号，可以得到多个不同的电流流向(currentroutings)。当Vin＝0时，晶体管Tap、Tbp和Tcp截止，经由Tan、Tcn、Rp的电流流向和经由Tbn、Rn的电流流向在输出端Kp提供“低”电压，即电压Vdd-2Itail·Rload，在输出端Kn提供“高”电压，即电压Vdd-Itail·Rload。当输入信号Vin升高时，该情况保持不变，直到Vin达到参考值Vref(a)周围的一定范围为止。然后，流过Tap的电流升高，流过Tan的电流降低，直到Tan截止为止，那么，经由Tap、Tbn、Rn的电流流向和经由Tcn、Rp的电流流向在输出端Kn提供所述“低”电压，在输出端Kp提供所述“高”电压，直到Vin继续升高并达到参考值Vref(b)周围的一定范围为止，假定该范围等于Vref(a)周围的上述范围，并与之连续，那么，流过Tbp的电流升高，流过Tbn的电流降低，直到Tbn截止为止，那么，经由Tap、Rn的电流流向和经由Tbp、Tcn、Rp的电流流向在输出端Kn提供所述“高”电压，在输出端Kp提供所述“低”电压。当Vin继续升高并达到参考值Vref(c)周围的一定范围内时，假定该范围等于上述范围并与之连续，流过Tcp的电流升高，流过Tcn的电流降低，直到Tcn截止为止，那么，经由Tap、Tcp、Rn的电流流向和经由Tbp、Rp的电流流向在输出端Kn提供所述“低”电压，在输出端Kp提供所述“高”电压。图2示出了输出端Kp和Kn上的电压值，它们是Vin的函数。可以看出，在这些参考电压周围的范围内，输出端Kp、Kn和Kp上的电压分别提供了具有折叠因数3的折叠。该折叠单元(folding cell)中得到的输出电压具有公共值Vdd-3/2·Itail·Rload和电压摆动Itail·Rload。该并行折叠单元有一些缺点。具体而言，与单个晶体管对相比，当应用多个并行晶体管对(该例中为3个)来实现折叠时，负载电阻将由于该折叠因数(该例中为3)而降低，而对于尾电流也是如此。这意味着，在因数为3的该例中，电压摆动减小，从而该晶体管对阵列的放大率减小，或者，换言之，该并行折叠电路的放大率取决于折叠因数。为了获得高带宽，晶体管对的放大率通常被选择的很低，所以，整个折叠单元的放大率严重受到限制。图3示出了一个交叉连接折叠电路，由三对晶体管Tap、Tan，Tbp、Tbn和Tcp、Tcn，电流源S以及用于将这些晶体管连接至电源Vdd的电阻Rn和Rp构成。输入信号Ap、Bp、Cp和反向输入信号An、Bn、Cn分别被施加到这些对晶体管的基极。为了将该交叉连接折叠电路与上述并行折叠电路进行比较，假定这些输入信号与图1的并行折叠电路的输入信号相同。电阻值被选择为图1所示电路的电阻值的约三倍，而该单电源与图1中每个电源相同。当Vin＝0时，晶体管Tap、Tbp和Tcp截止，那么，经由Tbn、Tan、Rp的电流流向在输出端Kp提供“低”电压，即电压Vdd-2Itail·Rload，而输出端Kn的电压为“高”，即实际上为Vdd。当输入信号Vin升高时，该情况保持不变，直到Vin达到参考值Vref(a)周围的一定范围为止。然后，流过Tap的电流升高，流过Tan的电流降低本文档来自技高网...

【技术保护点】
交叉连接折叠电路，包括：　　　　参考电压电路，提供一系列ｍ个参考电压（Ｖｒｅｆ（ｋ），ｋ＝１、２、…、ｍ）；　　　　放大器电路，响应于输入信号（Ｖｉｎ）和所述参考电压（Ｖｒｅｆ（ｋ）），提供一系列控制信号（Ｖｉｎ－Ｖｒｅｆ（ｋ）和－Ｖｉｎ＋Ｖｒｅｆ（ｋ））；以及　　　　级联结构中的多个差分晶体管对，由所述控制信号控制，每个差分晶体管对在所述参考电压之一周围的电压范围内是激活的；　　　　其特征在于，提供了２↑［ｎ］－１个三重交叉连接折叠电路，每个三重交叉连接折叠电路包括三个差分晶体管对，并且在具有所述２↑［ｎ］－１个折叠电路的级联结构中，在ｎ－１个连续级中分别包括２↑［ｎ－１］、２↑［ｎ－２］、…、２↑［０］个差分晶体管对，其控制信号由这一系列的三重交叉连接折叠电路提供，并且ｍ＝３（２↑［ｎ］－１），同时，为了获得完整的折叠，提供了与所述级联结构的后２↑［ｎ－２］级中的晶体管对协作的开关电路，用于向提供完整折叠的各差分晶体管对的那些晶体管提供相应的控制信号。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：彼得CS朔尔特斯，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]