半导体器件制造技术

本公开提供了一种半导体器件。该半导体器件包括标准单元区。该半导体器件包括：基板，包括彼此相对的第一表面和第二表面；第一电源布线，在基板的第一表面上在第一方向上延伸，并配置为向标准单元区提供第一电源电压；第二电源布线，在基板的第一表面上在第一方向上延伸，在与第一方向相交的第二方向上与第一电源布线交替排布，并配置为向标准单元区提供不同于第一电源电压的第二电源电压；第一后布线线路，在基板的第二表面上；以及沿着第二方向排布的多个第一分接单元区，其中每个第一分接单元区包括穿透基板并且连接第一电源布线和第一后布线线路的第一贯穿通路。一后布线线路的第一贯穿通路。一后布线线路的第一贯穿通路。

【技术实现步骤摘要】
半导体器件


[0001]本专利技术构思的实施方式涉及一种半导体器件、用于该半导体器件的布局设计方法以及用于制造该半导体器件的方法。

技术介绍

[0002]由于诸如小型化、多功能性和/或低制造成本的特性，半导体器件作为电子工业中的重要因素而备受关注。半导体器件可以分为存储逻辑数据的半导体存储器件、对逻辑数据执行计算处理的半导体逻辑器件、包括存储元件和逻辑元件的混合半导体器件等。
[0003]随着电子工业的不断发展，对半导体器件的需求越来越大。例如，对具有诸如高可靠性、高速度和/或多功能性的特性的半导体器件的需求不断增加。为了满足这样的特性，半导体器件内部的结构可能越来越复杂并高度集成。

技术实现思路

[0004]本专利技术构思的实施方式可以提供一种其中PPA(功率、性能和面积)被改进的半导体器件。
[0005]本专利技术构思的实施方式还可以提供一种用于其中PPA被改进的半导体器件的布局设计方法。
[0006]本专利技术构思的实施方式还可以提供一种用于制造其中PPA被改进的半导体器件的方法。
[0007]本专利技术构思的实施方式不限于在下文阐述的实施方式。通过参照下面给出的本专利技术构思的实施方式的详细描述，本专利技术构思的以上和其它的实施方式将对于本专利技术构思所属的领域内的普通技术人员变得更加明显。
[0008]根据本专利技术构思的一方面，提供一种包括标准单元区的半导体器件，该半导体器件包括：基板，包括彼此相对的第一表面和第二表面；第一电源布线(first power wiring)，在基板的第一表面上在第一方向上延伸，并配置为向标准单元区提供第一电源电压；第二电源布线，在基板的第一表面上在第一方向上延伸，在与第一方向交叉的第二方向上与第一电源布线交替排布，并配置为向标准单元区提供不同于第一电源电压的第二电源电压；第一后布线线路(first back routing wiring)，在基板的第二表面上；以及沿着第二方向排布的多个第一分接单元区(first tab cell region)，其中每个第一分接单元区包括穿透基板并且连接第一电源布线和第一后布线线路的第一贯穿通路。
[0009]根据本专利技术构思的一方面，提供一种半导体器件，该半导体器件包括：基板，包括彼此相对的第一表面和第二表面；第一有源图案，在基板的第一表面上在第一方向上延伸；栅电极，在第一有源图案上在与第一方向交叉的第二方向上延伸；第一源极/漏极接触，连接到第一有源图案的第一源极/漏极区；第一电源布线，在基板的第一表面上在第一方向上延伸并且电连接到第一源极/漏极接触；第一后布线线路，在基板的第二表面上；以及第一贯穿通路，穿透基板并且连接第一电源布线和第一后布线线路。
[0010]根据本专利技术构思的一方面，提供一种包括标准单元区的半导体器件，该半导体器件包括：基板，包括彼此相对的第一表面和第二表面；第一电源布线，在基板的第一表面上在第一方向上延伸并配置为向标准单元区提供第一电源电压；第二电源布线，在基板的第一表面上与第一电源布线并排延伸，并配置为向标准单元区提供与第一电源电压不同的第二电源电压；第一后布线线路，在基板的第二表面上布置在第一后布线层级处；第二后布线线路，布置在第二后布线层级处并与第一后布线线路交叉，该第二后布线层级比第一后布线层级与基板的第二表面间隔开更远；第一贯穿通路，穿透基板并且连接第一电源布线和第一后布线线路；以及第二贯穿通路，穿透基板并且连接第二电源布线和第一后布线线路。
附图说明
[0011]通过参照附图详细描述本专利技术构思的示例实施方式，本专利技术构思的以上和其它的方面和特征将变得更加清楚，附图中：
[0012]图1是示出根据本专利技术构思的一些实施方式的半导体器件的示意性布局图。
[0013]图2是沿着图1的I1
‑
I1截取的示意性剖视图。
[0014]图3是用于说明图1的区域R的布局图。
[0015]图4是沿着图3的A
‑
A截取的剖视图。
[0016]图5是沿着图3的B
‑
B截取的剖视图。
[0017]图6是沿着图3的C
‑
C截取的剖视图。
[0018]图7是沿着图3的D
‑
D截取的剖视图。
[0019]图8和图9是示出根据本专利技术构思的一些实施方式的半导体器件的剖视图。
[0020]图10是示出根据本专利技术构思的一些实施方式的半导体器件的示意性布局图。
[0021]图11是沿着图10的I2
‑
I2截取的示意性剖视图。
[0022]图12是示出根据本专利技术构思的一些实施方式的半导体器件的示意性布局图。
[0023]图13是沿着图12的I3
‑
I3截取的示意性剖视图。
[0024]图14是示出根据本专利技术构思的一些实施方式的半导体器件的示意性布局图。
[0025]图15是沿着图14的I4
‑
I4截取的示意性剖视图。
[0026]图16是示出根据本专利技术构思的一些实施方式的半导体器件的示意性布局图。
[0027]图17是沿着图16的I5
‑
I5截取的示意性剖视图。
[0028]图18是根据本专利技术构思的一些实施方式的配置为执行半导体器件的布局设计的计算机系统的框图。
[0029]图19是示出根据本专利技术构思的一些实施方式的用于半导体器件的布局设计方法以及用于制造该半导体器件的方法的流程图。
具体实施方式
[0030]将理解，尽管这里可以使用术语第一、第二等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区别开。因此，例如，下面讨论的第一元件、第一部件或第一部分可以被称为第二元件、第二部件或第二部分而没有脱离本专利技术构思的教导。如这里所用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。应注意，关于一个实施方式描述的方面可以并入不同的实施方式中，尽管没有对其
进行具体描述。也就是，所有的实施方式和/或任何实施方式的特征可以以任何方式和/或组合进行组合。
[0031]在下文，将参照图1至图17描述根据示例实施方式的半导体器件。
[0032]图1是示出根据本专利技术构思的一些实施方式的半导体器件的示意性布局图。图2是沿着图1的I1
‑
I1截取的示意性剖视图。
[0033]参照图1和图2，根据一些实施方式的半导体器件包括标准单元区SC、基板100、第一至第四前布线线路(first to fourth front routing wirings)M1a、M2a、M3a和M4a、第一后布线线路M1b、第一分接单元区TC1和第二分接单元区TC2。
[0034]这里描述的单元可以是在设计半导体器件的布局的操作、制造该半导体器件的操作和/或测试该半导体器件的操作中提供的各种逻辑元件的表达。也就是，所述单元可以从布局设计工具的单元库提供。可选地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括标准单元区，所述半导体器件包括：基板，包括彼此相对的第一表面和第二表面；第一电源布线，在所述基板的所述第一表面上在第一方向上延伸，并配置为向所述标准单元区提供第一电源电压；第二电源布线，在所述基板的所述第一表面上在所述第一方向上延伸，在与所述第一方向交叉的第二方向上与所述第一电源布线交替地排布，并配置为向所述标准单元区提供不同于所述第一电源电压的第二电源电压；第一后布线线路，在所述基板的所述第二表面上；以及多个第一分接单元区，沿着所述第二方向排布，其中每个所述第一分接单元区包括穿透所述基板并且连接所述第一电源布线和所述第一后布线线路的第一贯穿通路。2.如权利要求1所述的半导体器件，还包括：有源图案，在所述标准单元区上在所述第一方向上延伸；栅电极，在所述有源图案上在所述第二方向上延伸；以及源极/漏极接触，在所述栅电极的一侧连接到所述有源图案的源极/漏极区，其中所述第一电源布线电连接到所述源极/漏极接触。3.如权利要求1所述的半导体器件，还包括：多个第二分接单元区，在所述第一方向上与所述多个第一分接单元区间隔开并沿着所述第二方向排布，其中每个所述第二分接单元区包括穿透所述基板并且连接所述第二电源布线和所述第一后布线线路的第二贯穿通路。4.如权利要求3所述的半导体器件，其中所述标准单元区插设在所述多个第一分接单元区和所述多个第二分接单元区之间。5.如权利要求3所述的半导体器件，其中所述第一后布线线路包括连接到所述第一贯穿通路的第一后布线图案以及与所述第一后布线图案并排延伸并且连接到所述第二贯穿通路的第二后布线图案。6.如权利要求5所述的半导体器件，其中所述第一后布线图案和所述第二后布线图案在所述第二方向上延伸并在所述第一方向上交替地排布。7.如权利要求1所述的半导体器件，还包括：第二后布线线路，比所述第一后布线线路与所述基板的所述第二表面间隔开更远并与所述第一后布线线路交叉；和第三后布线线路，比所述第二后布线线路与所述基板的所述第二表面间隔开更远并与所述第二后布线线路交叉。8.如权利要求7所述的半导体器件，还包括：电连接到所述第三后布线线路的再分布层，在所述基板的所述第二表面上；和在所述再分布层上的电源焊盘。9.一种半导体器件，包括：基板，包括彼此相对的第一表面和第二表面；第一有源图案，在所述基板的所述第一表面上在第一方向上延伸；
栅电极，在所述第一有源图案上在与所述第一方向交叉的第二方向上延伸；第一源极/漏极接触，连接到所述第一有源图案的第一源极/漏极区；第一电源布线，在所述基板的所述第一表面上在所述第一方向上延伸并且电连接到所述第一源极/漏极接触；第一后布线线路，在所述基板的所述第二表面上；以及第一贯穿通路，穿透所述基板并且连接所述第一电源布线和所述第一后布线线路。10.如权利要求9所述的半导体器件，其中所述第一源极/漏极接触和...

【专利技术属性】
技术研发人员：李成玉，李丙贤，朴尚度，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：