使用主机存储缓冲器的处理器和包括该处理器的存储系统技术方案

一种处理器，被配置为控制存储设备，该处理器包括：至少一个主机写缓冲器，基于存储设备的设备信息生成；以及控制模块，被配置为控制至少一个主机写缓冲器。控制模块还被配置为：在至少一个主机写缓冲器中存储多个写命令，并基于元数据合并多个写命令以生成合并写命令。命令。命令。

Processor using host storage buffer and storage system including the processor

【技术实现步骤摘要】
使用主机存储缓冲器的处理器和包括该处理器的存储系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年1月13日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0004938和于2021年5月20日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0064637的优先权，其全部公开内容通过引用合并于此。


[0003]本公开涉及装置和方法，并且更具体地，涉及有效地使用主机中的存储缓冲器的处理器和包括该处理器的存储系统。

技术介绍

[0004]存储系统通常包括主机和存储设备。主机和存储设备可以通过多种标准接口(例如，通用闪存(UFS)、串行ATA(SATA)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)和嵌入式多媒体卡(eMMC))彼此连接。当存储系统用于移动设备时，可能需要主机和存储设备之间的高速操作，并且由于存储设备中用于写缓冲器的空间有限，因此有效地使用主机中的存储缓冲器可能是有益的。

技术实现思路

[0005]本公开的实施例提供了一种存储系统，其中，通过考虑存储设备的特性在主机中生成写缓冲器、合并写命令、以及向存储设备发送合并写命令来提高写性能。
[0006]根据本公开的实施例，提供了一种被配置为控制存储设备的处理器，该处理器包括：至少一个主机写缓冲器，基于存储设备的设备信息生成；以及控制模块，被配置为控制至少一个主机写缓冲器。控制模块还被配置为：在至少一个主机写缓冲器中存储多个写命令，并基于元数据合并多个写命令以生成合并写命令。
[0007]根据本公开的另一实施例，提供了一种包括主机和存储设备的存储系统，其中，主机包括：至少一个主机写缓冲器，基于存储设备的设备信息生成；以及控制模块，被配置为控制至少一个主机写缓冲器。控制模块还被配置为：在至少一个主机写缓冲器中存储由主机生成的多个写命令，并基于元数据合并多个写命令以生成合并写命令。
[0008]根据本公开的另一实施例，提供了一种控制存储设备的方法，该方法包括：基于存储设备的设备信息生成至少一个主机写缓冲器；在至少一个主机写缓冲器中存储由主机生成的多个写命令；以及基于元数据合并多个写命令以生成合并写命令。
附图说明
[0009]根据以下结合附图进行的详细描述，将更清楚地理解本公开的实施例，在附图中：
[0010]图1是根据本公开的实施例的存储系统的框图；
[0011]图2是示出了根据本公开的实施例的存储系统中的写命令合并过程的概念图；
[0012]图3A至图3D是示出了根据本公开的实施例的存储系统中的写命令合并过程的概
念图；
[0013]图4A至图4D是示出了根据本公开的实施例的存储系统中的写命令合并过程的概念图；
[0014]图5是示出了根据本公开的实施例的存储系统中根据合并写命令的元数据传输的概念图；
[0015]图6是示出了根据本公开的实施例的存储系统中根据合并写命令的元数据传输的概念图；
[0016]图7是示出了根据本公开的实施例的存储系统的操作方法的概念图；
[0017]图8是示出了根据本公开的实施例的支持多流的存储系统的操作方法的概念图；
[0018]图9是示出了根据本公开的实施例的不支持多流的存储系统的操作方法的概念图；
[0019]图10是示出了根据本公开的实施例的支持多流的存储系统的操作方法的概念图；
[0020]图11是示出了根据本公开的实施例的支持基于区的接口的存储系统的操作方法的概念图；
[0021]图12是示出了根据本公开的实施例的存储系统的操作方法的流程图；
[0022]图13是示出了应用根据本专利技术的实施例的存储设备的系统的框图；
[0023]图14是示出了根据本公开的实施例的通用闪存(UFS)系统的框图；
[0024]图15是根据本公开的实施例的非易失性存储设备的框图；以及
[0025]图16是根据本公开的实施例的非易失性存储设备的框图。
具体实施方式
[0026]图1示出了根据本公开的实施例的存储系统10。
[0027]参照图1，存储系统10可以包括主机20和存储设备30。主机20和存储设备30可以根据通用闪存(UFS)规范中定义的接口协议彼此连接，并且因此，存储设备30可以是UFS存储设备，并且主机20可以是UFS主机。然而，本公开不限于此，并且存储设备30和主机20可以根据各种标准接口彼此连接。
[0028]主机20可以控制存储设备30的数据处理操作，例如，数据读操作或数据写操作。主机20可以指代能够处理数据的数据处理设备，例如，中央处理单元(CPU)、处理器、微处理器或应用处理器(AP)。主机20可以执行操作系统(OS)和/或各种应用。在实施例中，存储系统10可以包括在移动设备中，并且主机20可以被实现为应用处理器(AP)。在实施例中，主机20可以被实现为片上系统(SoC)，并且因此可以被嵌入到电子设备中。
[0029]在本实施例中，示出了包括在主机20和存储设备30中的多个概念性硬件配置。然而，本公开不限于此，并且可以进行其他配置。主机20可以包括作为主机接口的互连部分22、主机控制器24和主机写缓冲器26。互连部分22可以提供主机20和存储设备40之间的接口30。互连部分22可以包括物理层和链路层。互连部分22的物理层可以包括用于与存储设备40交换数据的物理组件，并且可以包括至少一个发送器TX和至少一个接收器RX。主机20的互连部分22可以包括例如四个发送器和四个接收器。互连部分22的链路层可以管理数据传输和/或组合，并且可以管理数据完整性和错误。
[0030]主机控制器24可以从存储设备40接收关于存储设备40的信息，以生成主机写缓冲
器26。主机控制器24可以在主机写缓冲器26中存储多个写命令，以通过合并由主机20生成的多个写命令来生成合并写命令。
[0031]主机写缓冲器26可以是主机20为存储设备40分配的存储器的一部分。主机写缓冲器26可以在主机20的阻挡层或设备驱动器中生成。主机写缓冲器26可以在初始化过程中在主机20和存储设备40之间接收对非易失性存储器36进行优化的写输入/输出(I/O)信息，并且可以被静态地分配和操作。
[0032]存储设备40可以包括作为设备接口的互连部分32、存储控制器34和非易失性存储器36。存储控制器34可以响应于来自主机20的写请求来控制非易失性存储器36以将数据写入非易失性存储器36，或者可以响应于来自主机20的读请求来控制非易失性存储器36以读取存储在非易失性存储器36中的数据。
[0033]互连部分32可以提供存储设备40和主机20之间的接口30。例如，互连部分32可以包括物理层和链路层。互连部分32的物理层可以包括用于与主机20交换数据的物理组件，并且可以包括至少一个接收器RX和至少一个发送器TX本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器，被配置为控制存储设备，所述处理器包括：至少一个主机写缓冲器，基于所述存储设备的设备信息而生成；以及控制模块，被配置为控制所述至少一个主机写缓冲器，其中，所述控制模块还被配置为：在所述至少一个主机写缓冲器中存储多个写命令，并基于元数据合并所述多个写命令以生成合并写命令。2.根据权利要求1所述的处理器，其中，所述多个写命令由主机生成，其中，所述控制模块还被配置为向所述存储设备发送生成的合并写命令。3.根据权利要求1所述的处理器，其中，所述至少一个主机写缓冲器的大小基于所述存储设备的编程方法和用于响应于从主机接收到的请求由若干芯片同时处理的交错处理单元中的至少一个来分配。4.根据权利要求1所述的处理器，其中，所述至少一个主机写缓冲器包括基于输入/输出调度方法的第一主机写缓冲器和第二主机写缓冲器中的至少一个。5.根据权利要求1所述的处理器，还包括：元存储缓冲器，被配置为合并非连续逻辑块地址的写命令，其中，所述元存储缓冲器还被配置为：根据合并到所述至少一个主机写缓冲器中的写命令的数量而被动态地分配，并存储包括与所述写命令中的每一个相对应的数据的逻辑块地址和长度信息中的至少一个的元信息。6.根据权利要求5所述的处理器，其中，所述控制模块还被配置为生成包括所述元信息的额外报头段EHS。7.根据权利要求5所述的处理器，其中，所述控制模块还被配置为生成包括所述元信息的写缓冲器命令。8.根据权利要求1所述的处理器，其中，所述控制模块还被配置为：当所述多个写命令中的第一写命令存储在所述至少一个主机写缓冲器中时，向主机发送与所述多个写命令中的所述第一写命令相对应的第一命令响应，并且当所述多个写命令中的第二写命令存储在所述至少一个主机写缓冲器中时，向所述主机发送与所述多个写命令中的所述第二写命令相对应的第二命令响应。9.根据权利要求1所述的处理器，其中，以多流模式为每个流分配所述至少一个主机写缓冲器。10.根据权利要求1所述的处理器，其中，所述存储设备以区为单位被划分和控制，并且所述至少一个主机写缓冲器被配置为对应于所述区。11.一种存储系统，包括：主机；以及存储设备，其中，所述主机包括：至少一个主机写缓冲器，基于所述存储设备的设备信息而生成；以及控制模块，被配置为控制所述至少一个主机写缓冲器，其中，所述控制模块还被配置为：在所述至少一个主机写缓冲器中存储由所述主机生成的多个写命令，并基...

【专利技术属性】
技术研发人员：崔镇焕，李昞奇，金俊熙，卢晟铉，朴大山，全济谦，黄珠荣，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：