边缘电容器、集成电路和用于边缘电容器的制造工艺制造技术

本申请题为“边缘电容器、集成电路和用于边缘电容器的制造工艺”。本发明专利技术提供了电容器(C)，该电容器具有由金属层制成的第一结构(E1)和由相同金属层制成的第二结构(E2)以及在第一(E1)和第二(E2)金属结构之间的介电层(PO/SiN)，其中介电层(PO/SiN)具有大于4、特别是大于6的相对介电常数。还提供了包括这样的电容器和可选的其他部件的单片集成电路。还提供了制造这种电容器的方法。供了制造这种电容器的方法。供了制造这种电容器的方法。

Edge capacitor, integrated circuit and manufacturing process for edge capacitor

【技术实现步骤摘要】
边缘电容器、集成电路和用于边缘电容器的制造工艺


[0001]本公开涉及边缘电容器、集成电路和用于这种电容器的制造工艺。

技术介绍

[0002]根据现有技术的现有集成电路未能提供适用于高电压(例如400V)且同时具有足够高的密度(电容)的集成电容器。

技术实现思路

[0003]本公开的一个目的是提供电容器、包含电容器的集成电路和用于这种电容器和适用于高压应用且同时仍然提供足够大的电容值的集成电路的制造工艺。
[0004]在一个方面，存在一种电容器，其包括由金属层制成的第一结构和由相同金属层制成的第二结构以及在第一和第二金属结构之间的介电/保护层。介电/保护层可以具有大于4、特别是大于6的相对介电常数。介电层可以包括氮化硅(Si3N4)。氮化硅的介电常数通常大于4或甚至大于6。
[0005]第一结构/电极可以是线，并且第二结构/电极也可以是线。第一和第二结构可以是叉指状(interdigitated)。
[0006]本公开还提供了一种在用于集成电子部件的高压(high voltage)制造工艺中制造的电容器。该制造工艺提供氮化硅。氮化硅被用作电容器的电极之间的介电层。电极在相同的金属层中制成。
[0007]此外，提供一种电容器，其具有在相同的金属层中制成的电极。电极通过氮化硅层彼此电隔离。
[0008]本公开也提供一种单块集成电子电路，其包括电容器和至少一个功率晶体管，其中电容器和晶体管在相同的高压制造工艺中制造。
[0009]此外，提供一种单片集成电路，其包括具有在相同金属层内的电极的边缘电容器。电极中的一个被配置为耦合到高压域并且另一个被配置为耦合到低压域。
[0010]电容器可以被实现为单片高压功率级的一部分。电容器可以被实现为单片高压开关模式转换器的一部分。应用示例包括电平转换、零检测和压摆率控制。电容器可以是电压或电流转换器(特别是DC
‑
DC转换器，特别是降压或升压转换器)中的反馈电容器。电容器可以被耦合以向其他集成电子部件提供零检测。
[0011]还有一种制造集成电容器的方法，其包括以下步骤：沉积(第一)金属层，将该金属层构造(蚀刻)成彼此不同(电解耦)的至少第一结构和第二结构。
[0012]该方法还可以包括在第一结构和第二结构之间提供最小距离以符合高压要求的步骤。
[0013]在该方法中，还可以有以下步骤：至少在第一结构和第二结构之间沉积非导电层，使得第一结构和第二结构形成电容器的电极。非导电层可以具有至少为4且更特别地至少为6的介电常数。导电层可以包括氮化硅或由氮化硅组成。
[0014]该方法还可以包括以下步骤：沉积并构造用于功率晶体管的层，使用这些层来创建功率晶体管，使得晶体管与电容器被单片集成。晶体管和电容器可以被电耦合。
[0015]制造工艺可以是III族氮化物功率制造工艺，特别是氮化镓(GaN)集成电路功率平台工艺。
[0016]上述方面有助于提供具有高密度(大电容)、较低寄生底板电容和适用于高压应用的电容器。电容器可以与其他部件(例如功率晶体管)集成在一起。
[0017]此外，本公开提供了一种高密度和高电压边缘电容器，其不会通过增加制造步骤、掩模数量或需要金属层之间的厚层间电介质(ILD)而增加工艺复杂性。
附图说明
[0018]本申请的其他方面和特征将从参考附图的优选示例的以下描述中得出，其中：
[0019]图1是根据本公开的电容器的简化横截面图；
[0020]图2是制造电容器和可选的集成电子电路的其他部件的制造方法中的第一制造阶段的横截面图；
[0021]图3是可以跟随第一制造阶段的第二制造阶段的横截面图；
[0022]图4是可以跟随第二制造阶段的第三制造阶段的横截面图；
[0023]图5是可以跟随第三制造阶段的第四制造阶段的横截面图；
[0024]图6是可以跟随第四制造阶段的第五制造阶段的横截面图；
[0025]图7是根据本公开的电容器的金属层上的简化俯视图；
[0026]图8A和图8B是根据本公开的使用电容器的电路的简化示意电路图；
[0027]图9A和图9B是根据本公开的使用电容器的电路的简化示意电路图；
[0028]图10A和图10B是根据本公开的使用电容器的电路的简化示意电路图；
[0029]图11是根据本公开的使用电容器的电路的简化示意电路图；并且
[0030]图12是根据本公开的使用电容器的电路的简化示意电路图。
具体实施方式
[0031]图1是根据本公开的电容器C的简化横截面图。该电容器被单片(monolithically)形成在硅衬底Si上，该硅衬底Si被氮化镓GaN层覆盖。GaN层可以进一步被非导电层覆盖。非导电层可以由例如SiO2或SiON或任何低K或高K电介质或氮化硅(Si3N4)制成。电容器C的所示结构也被称为边缘电容器。电容器C包括由金属层MET制成的第一结构E1(第一电极)和由相同金属层MET制成的第二结构E2(第二电极)以及在第一结构E1与第二结构E2之间的介电层(也被称为保护层PO)。介电层/保护层PO具有大于氧化硅的介电常数的相对介电常数。介电层/保护层的介电常数可以大于4或甚至大于6。保护层或介电层包括氮化硅Si3N4。在金属层MET与保护层PO之间，还可以有降低应力的额外层。该额外层由虚线指示，并且可以是四乙氧基硅烷(TEOS)层。金属层MET可以包括铝Al或由铝Al组成。它还可以包括钛、铝和氮化钛(Ti/Al/TiN)的层的堆叠或由这些层的叠层组成。第一结构和第二结构可以是叉指状的。
[0032]电容器C可以有利地在用于集成电子部件的高压制造工艺中制造。在本文的背景中，“高压”是指大于至少几十伏的电压，特别是等于或大于100V，更确切地是等于或大于400V。该制造工艺优选提供氮化硅Si3N4并且氮化硅Si3N4被用作电容器的电极E1、E2之间的
介电层。电极E1、E2被提供在相同的导电层中。该导电层可以是金属层MET并且该金属层MET可以是铝Al。金属层MET可以具有被配置为适应高电压和/或高电流的厚度。金属层MET可以具有至少1μm或至少3μm的厚度。
[0033]图2是制造电容器和可选的集成电路的其他部件的制造方法中的第一制造阶段的横截面图。在这个阶段，已经在位于硅衬底的顶部上的氮化镓GaN层上沉积了氮化硅Si3N4。需要注意的是，第一阶段和步骤与晶体管的制造有关，如果只制造一个或多个电容器，则可以省略。用于电容器C的相关阶段和步骤将在后面的阶段中公开。在下一步骤中，通过应用光刻胶光刻(PR)的相应步骤来制备用于晶体管的源极S和漏极D的触点。触点开口被蚀刻到氮化硅保护层Si3N4(也被指示为PSIN)中。导电金属层MET0被沉积在蚀刻的触点开口中。在应用光刻胶光刻(PR)的另一步骤之后，在进一步的步骤中对金属层MET0进行蚀刻和退火。应当注意，沉积的金属触点层MET0可以包括钛、铝和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，其包括：电容器，所述电容器具有由金属层制成的第一结构和由相同金属层制成的第二结构以及在所述第一金属结构与所述第二金属结构之间的介电层，其中所述介电层具有大于4的相对介电常数。2.根据权利要求1所述的集成电路，其中所述介电层包括氮化硅。3.根据权利要求1所述的集成电路，其中所述金属层包括铝。4.根据权利要求1所述的集成电路，其中所述第一结构和所述第二结构是叉指状。5.一种在用于集成电子部件的高压制造工艺中制造的电容器，其中所述制造工艺提供氮化硅，并且所述氮化硅被布置为所述电容器的电极之间的层间电介质，所述电极由金属层形成。6.根据权利要求5所述的电容器，其中所述电极包括堆叠在一起的一个或多个附加金属层，以增加所述电容器的侧壁面积，从而增加所述电容。7.一种单片集成电子电路，其包括电容器和晶体管，其中所述电容器和所述晶体管在相同的高压制造工艺中制造。8.根据权利要求7所述的单片集成电路，其被配置为电平移位器，其中所述电容器的两个不同电极被配置为分别耦合到高压电源域和低压电源域。9.根据权利要求7所述的单片集成电路，其中所述电容器被配置为电压转换器或电流转换器中的反馈电容器，特别是DC
‑
DC转换器，特别是降压或升压转换器。10.根据权利...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：