模拟至数字转换器及其进行增益误差校正的方法技术

本发明专利技术提供一种模拟至数字转换器及其进行增益误差校正的方法。所述的模拟至数字转换器包括多个相串联的管线级、一增益误差校正模块、以及一预测模块。每一管线级依据一级输入信号导出一级输出信号，并产生一管线级输出值作为其后续管线级的级输入信号，其中这些管线级其中之一被选取作为一目标管线级以估计其增益值。增益误差校正模块产生一修正码传送至目标管线级以影响目标管线级的级输出信号与目标管线级的多个后续管线级的多个管线级输出值，自专属目标管线级的预测模块接收至少一辅助输出值，并依据这些管线级输出值与辅助输出值推导出目标管线级的增益值的一误差估测值。预测模块依据目标管线级的管线级输出值产生辅助输出值，其中辅助输出值不受修正码的影响。

【技术实现步骤摘要】

本专利技术有关于模拟至数字转换器(Analog to Digital Converter, ADC)，特 别是有关于模拟至数字转换器的增益误差校正(Gain Error Calibration)方法。
技术介绍
模拟至数字转换器将一模拟输入信号转换为一数字输出信号。目前有数 种模拟至数字转换器，包括闪存(flash)式ADC、管线(pipelined)式ADC、以 及循环(cyclic)式ADC。此三种ADC中，闪存式ADC具有最短的反应时间， 因其具有最简单的电路结构。闪存式ADC包括多个比较器，用以直接比较 一模拟输入信号与多个参考电压以产生一数字输出信号。当数字输出信号所 需的解析度提升时，闪存式ADC必须包含大量的比较器，会增加电路的复 杂度及所占据的芯片面积。因此，闪存式ADC仅能用于数字输出信号的解 析度低时。与闪存式ADC相比，管线式ADC及循环式ADC需要较少比较器并占 据较少芯片面积便可产生高解析度的数字输出信号。图1为现有的管线式 ADC100的区块图。管线式ADC100包括多个相串联的管线级101~10N，每 一管线级产生数字输出信号D。ut的几个位。于这些相串联的管线级101~10N 中， 一在前的管线级产生一管线级输出值以表示数字输出信号D。ut的较高位 (significant)的位，并自其级输入信号减去其管线级输出值以得到一剩余信号， 最后放大该剩余信号以得到其级输出信号。 一后续管线级接着接收该在前管 线级的级输出信号作为级输入信号，并以类似的方式产生其管线级输出值， 以表示数字输出信号D。ut的较低位的位。举例来说，第二管线级102依据其 级输入信号&产生一管线级输出值d。2与一级输出信号R2，该级输出信号 R2又作为后续的第三管线级103的级输入信号。增益误差校正模块120接着收集管线级101-10N的管线级输出值d。广d。N以产生最终的数字输出信号 D。ut。由于每一管线级仅产生数字输出信号D。ut的几个位，各管线级输出值的 解析度较低且需要较少的比较器便可运作。图2为图1的管线式ADC100的第一管线级101的区块图。第一管线级 101包括取样保存电路202、次级ADC204、加法器206、次级DAC (Digital to Analog Converter) 208、减法器210、以及放大器212。取样保存电路202 取样级输入信号Vin。由于管线级101为管线式ADCIOO的第一个管线级， 其级输入信号Vh为管线式ADCIOO的模拟输入信号。次级ADC 204接着数 字化级输入信号Vin以产生一管线级输出值以表示管线式ADC 100的数 字输出信号D。ut的一至数个最高位的位。于一实施例中，次级ADC204为一 闪存式ADC。加法器206接着将一修正码Pi与管线级输出值d。,相加以得到一和值。 次级DAC 208接着将该和值由数字格式转换为模拟格式以得到一和信号。减 法器210接着自级输入信号Vin减去该和信号以得到一剩余信号。放大器212 接着依据一增益值G放大剩余信号以得到其级输出信号R,。级输出信号& 接着输入后续管线级102作为其级输入信号，而第二管线级102以类似的方 式产生其管线级输出值d。2。除了未包含取样保持电路202及加法器206之外， 管线式ADC 100的其它管线级的电路结构皆类似于第一管线级101。因为没 有加法器206，于其它管线级中减法器210直接将次级DAC 208转换得到的 管线级输出值自其级输入信号减除，以得到一剩余信号，接着以放大器212 放大剩余信号而得到其级输出信号。在一管线级将剩余信号送至后续管线级作为输入之前，必须依据一增益 值放大该剩余信号，以便于后续管线级以高的精确度产生一管线级输出值。 虽然一管线级的理想增益值预设为一常数，但实际增益值事实上会随着芯片 的温度与芯片制造工艺的误差而变动。管线级的实际增益值与理想增益值的 差异称之为增益误差。因为一管线级的增益误差会影响其级输出信号，并连带影响所有后续管线级的管线级输出值，因此必须估计管线级的增益误差，以校正各管线级输出值，才能产生精确的最终数字输出信号D。ut。因此，图 1的增益误差校正模块120必须估测部分管线级的增益误差，以增进数字输 出信号D。ut的精确度。为了估计图1的第一管线级101的增益误差，增益误差校正模块120产 生一修正码P!并送至第一管线级101。第一管线级101接着于剩余信号被放 大前依据修正码Pi处理该剩余信号，如图2所示。因此，第一管线级101的 级输出信号R同时受放大器212的增益值与修正码P,的影响。由于后续管 线级102 10N的级输入信号R广R^皆由第一管线级101的级输出信号 所导出，后续管线级102-10N的管线级输出值d。2~d。N因而受修正码P,的值 的影响。增益误差校正模块120接着对后续管线级102-10N的管线级输出值 d。2 d。w与修正码P,进行相关性运算以估计第一管线级101的放大器212的增 益值的误差。增益误差项正模块120必须收集大量的管线级输出值d。2 d。N的样本以估计第一管线级101的增益值的误差。若收集的样本数下降，增益误差估测值 的精确度会下降，连带使最终数字输出信号D。ut的精确度下降。若收集的样 本数上升，收集样本所造成的时间延迟会上升，连带延迟数字输出信号D。ut 的产生时间。因此，需要一种于模拟至数字转换器进行增益误差校正的方法， 可以降低所需样本数但又不降低增益误差值的精确度。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种模拟至数字转换器(Analog to Digital Converter),以解决现有技术存在的问题。于一实施例中，该模拟至数 字转换器包括多个相串联的管线级(stage)、 一增益误差校正(gain error correction)模块、以及一预测模块。每一所述的这些管线级依据一级输入信号 导出一级输出信号，并产生一管线级输出值作为其后续管线级的级输入信号， 其中所述的这些管线级其中之一被选取作为一目标管线级以估计其增益值。该增益误差校正模块产生一修正码传送至该目标管线级以影响该目标管线级 的级输出信号与该目标管线级的多个后续管线级的多个管线级输出值，自专 属该目标管线级的该预测模块接收至少一辅助输出值，并依据所述的这些管 线级输出值与该辅助输出值推导出该目标管线级的该增益值的一误差估测 值。该预测模块依据该目标管线级的管线级输出值产生该辅助输出值，其中 该辅助输出值不受该修正码的影响。本专利技术提供一种于模拟至数字转换器(Analog to Digital Converter)进行增益误差校正的方法。其中该模拟至数字转换器包括多个相串联的管线级 (stage),每一管线级依据一级输入信号导出一级输出信号，并产生一管线级 输出值作为其后续管线级的级输入信号。首先，自所述的这些多个管线级选 取其中的--目标管线级作为估计增益值的目标。接着，产生一修正码以使该 目标管线级依据该修正码产生其级输出信号。接着，依据该目标管线级的管 线级输出值产生一辅助输出值，其中该辅助输出值不受该修正码的影响。接 着，依据该目标管线级的多个后续管线级的多个管线本文档来自技高网...

【技术保护点】
一种模拟至数字转换器，其特征在于，所述的转换器包括：　多个相串联的管线级，每一管线级依据一级输入信号导出一级输出信号，并产生一管线级输出值作为其后续管线级的级输入信号，其中所述的这些管线级其中之一被选取作为一目标管线级以估计其增益值；　一增益误差校正模块，耦接至所述的这些管线级，产生一修正码传送至所述的目标管线级以影响所述的目标管线级的级输出信号与所述的目标管线级的多个后续管线级的多个管线级输出值，自专属所述的目标管线级的一预测模块接收至少一辅助输出值，并依据所述的这些管线级输出值与所述的辅助输出值推导出所述的目标管线级的所述的增益值的一误差估测值；以及　所述的预测模块，耦接至所述的目标管线级与所述的增益误差校正模块，依据所述的目标管线级的管线级输出值产生所述的辅助输出值，其中所述的辅助输出值不受所述的修正码的影响。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：薛康伟，杜宇轩，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]