数字式VCO及使用该数字式VCO的PLL电路制造技术

一种数字式ＶＣＯ，包括：将所提供的模拟信号转换为数字信号的Ａ／Ｄ转换器１１；设置有晶振并生成具有某一规定频率的信号的晶振电路１２；以及可根据所述数字信号调节分频比、并根据该分频比对晶振电路１２生成的信号的频率进行分频的可变分频电路１３。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及数字式VCO(Voltage Controlled Oscillator压控振荡器)及使用该数字式VCO的PLL(Phase Locked Loop锁相环)电路。
技术介绍
图1A是表示现有的VCO的一例的图。如图1A所示，现有的VCO40例如由2个恒流源41、2个开关42、电容器43、比较器44、可变参考电压电路45构成。在VCO40中，恒流源41的电流量基于控制电压Vin来调节，开关42的通/断动作受比较器44的输出信号控制。这样，通过根据控制电压Vin和比较器44的输出振荡信号(以下称为振荡信号)来控制恒流源41的电流量和开关42的动作，即可调节电容器43充放电的电流量，从而控制比较器44的通/断动作，并调节比较器44输出的振荡信号的频率。另外，可变参考电压电路45输出的参考电压基于比较器44输出的振荡信号的高电平或低电平来调节，并输入到比较器44的一个端子。再有，图1B所示的VCO46也是表示现有的VCO的一例的图。图1B所示的VCO46被称为环形振荡器(ringoscillator)，它是将反相器47输出的振荡信号返回到反相器47的输入部，从而生成具有规定频率的振荡信号。振荡信号的频率可以根据所连接的反相器47的个数或输入到反相器47的偏置电流而调节为规定的频率，例如可通过增加由恒流源48输入的偏置电流量，从而缩短反相器47的信号切换动作时间，并提高振荡信号的频率。这样，现有的VCO40或46可以基于输入的控制电压Vin(模拟值)来调节振荡信号的频率。但是，现有的VCO40或46的输出振荡信号的频率很大程度上依赖于构成VCO40或46的晶体管(未图示)、电容器43、或者电阻(未图示)等元件的特性，如果各元件的特性存在偏差，则往往会导致VCO40或46的自激频率产生很大偏差。而且，当PLL电路中采用上述VCO40或46时，如果自激频率偏差很大，将导致因自激频率偏离俘获范围而不能锁定输入信号的相位，从而失去PLL电路的功能的问题。因此，为了抑制上述自激频率频率的偏差，通常在上述VCO40中设置偏差调整电路。图1C表示例如在图1A的VCO40中设置了偏差调整电路50的VCO49的电路结构图。图1C所示的偏差调整电路50向恒流源41提供防偏差控制电压Vinb，并抑制构成VCO49的元件的特性所引发的自激频率的偏差，从而使比较器44输出的振荡信号的频率达到希望的频率。也就是说，现有的VCO4949通过在产品出厂前检验振荡信号的频率，并基于检验到的频率来控制振荡信号的频率，由此来校正元件特性的偏差。但是，即使如图1C所示那样设定为具有偏差调整电路50并消除了自激频率偏差，例如在产品出厂后，在与偏差校正时的环境温度不同的情形下，也往往会产生因元件的温度特性所引发的自激频率的改变。即，在图1A所示的VCO40中即使由于具有偏差调整电路50而能够抑制由各元件的制造偏差所引起的自激频率的偏差，也不能够抑制由各元件的温度特性的偏差所引起的自激频率的偏差。另外，在上述偏差调整电路50中，很难对因电源电压的变化所引发的自激频率的变动进行校正。即，例如，即使在产品出厂前通过偏差调整电路50将自激频率校正到希望的频率，依然存在下述问题产品出厂后，受由于用户的操作而导致上述VCO49的电源电压发生变化时，也不能得到希望的自激频率。如上所述，在现有的VCO49中，即使能够由抑制元件的制造偏差所引发的自激频率的偏差，也不能够抑制由温度特性的变动或电源电压的变动所引起的自激频率的偏差，并且当应用到PLL电路时，往往会发生因其自激频率偏离俘获范围而不能锁定输入信号的相位的问题。
技术实现思路
本专利技术的目的在于提供一种即使对于所使用的元件的制造偏差或温度特性的变动以及电源电压的变动也可以将振荡信号的频率设定为希望的频率的数字式VCO。此外，本专利技术的另一目的在于提供一种即使对于所使用的元件的制造偏差或温度特性的变动以及电源电压的变动仍可良好工作的PLL电路。为了解决上述问题，本专利技术具有如下结构即，本专利技术的数字式VCO包括采用晶振生成规定频率信号的晶振电路、将提供的模拟信号转换为数字信号的转换电路、和将上述晶振电路生成的信号的频率以基于上述数字信号的分频比进行分频的分频电路。如上所述，由于使用了频率变动不依赖于元件的制造偏差或温度特性以及电源电压的变化的、频率变动较小的晶振，并构成了可从基于该晶振生成的信号生成具有希望的频率的信号的数字式VCO，所以使减少由元件的制造偏差或温度特性及电源电压变化所引发的输出信号的频率变动成为可能。此外，上述数字式VCO还可以具有以一定周期获取从上述转换电路输出的数字信号的采样保持电路。而且，上述采样保持电路最好具有下述结构其周期比在上述转换电路中使用的采样时间长，并可在保持时间内保持并输出从上述转换电路获取的数字信号。由此，在上述转换电路中，即使采样时间变化也能够以一定的采样周期将数字信号输出到上述分频电路，因而可以防止上述分频电路的误动作。再者，上述数字式VCO也可具有对上述转换电路所产生的上述数字信号的偏移误差进行校正的校正电路。上述偏移误差表示由上述转换电路中制造上的偏差所产生的出错的数字数据与不依赖于制造偏差的正确的数字数据间的误差。这样，当输出的数字信号的值未达到所希望的值时(存在误差时)，可对数字信号施加偏移以便使数字信号的值达到希望的值，并校正由上述转换电路的制造偏差所产生的偏移误差。上述VCO也可以具有限制上述分频比的调节范围的限制电路。这样，就可以控制数字VCO输出的振荡频率的调节范围。本专利技术的PLL电路包括在调整输入信号和参考信号间的相位差的PLL电路中检测上述输入信号和参考信号间的相位差的检测电路；将表示上述相位差的信号转换为数字信号的转换装置；使用晶振生成规定频率的信号的晶振电路；以及将由该晶振电路生成的信号的频率以基于上述数字信号的分频比进行分频的分频电路，根据被上述分频电路所分频的信号，调整上述输入信号与上述参考信号间的相位差。这样，由于使用了频率变动较小的晶振，并将可从基于该晶振生成的信号生成具有希望的频率的信号的数字式VCO应用于PLL电路，故该数字VCO的自激频率偏差较小，并能够防止因其自激频率偏离俘获范围而造成不能锁定输入信号的相位的状态的发生。另外，上述PLL电路也可以具有以一定周期获取上述转换电路输出的数字数据的采样保持电路。由此，在上述转换电路中，即使采样时间发生变化也能够以一定的采样周期将数字信号输出到上述分频电路，故可以防止上述分频电路的误动作。附图说明如果将下述的详细说明与以下附图一起参照的话，则本专利技术将会更加清晰。图1A是现有的VCO的示意图。图1B是现有的VCO的示意图。图1C是现有的VCO中具有偏差调整电路的电路结构的示意图。图2是本专利技术的实施方式所涉及的数字式VCO的原理结构的示意图。图3是具有本专利技术的实施方式所涉及的数字式VCO的PLL电路的结构的示意图。图4是用于详细说明本专利技术的实施方式的数字式VCO的图。具体实施例方式以下，使用附图说明本专利技术的实施方式。图2是本专利技术的实施方式的数字VCO的原理结构的示意图。在图2中，数字VCO10具有将所提供的模拟信号转换为数字信号的A/D转换器11(相当于权利要求中记载的转换电路)；本文档来自技高网...

【技术保护点】
一种数字式ＶＣＯ，其特征在于，包括：使用晶振生成规定频率的信号的晶振电路；将所提供的模拟信号转换为数字信号的转换电路；以及以基于所述数字信号的分频比将所述晶振电路生成的信号的频率分频的分频电路。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：青山孝志，宫城弘，
申请(专利权)人：株式会社丰田自动织机，新泻精密株式会社，
类型：发明
国别省市：JP[日本]