压控振荡器预设定电路制造技术

技术编号:3418831 阅读:145 留言:0更新日期:2012-04-11 18:40
频率合成电路包括其频率被预设定到某值的压控振荡器(40),并且它产生响应于输入电压的振荡信号。数字处理单元(60)能够禁止电路工作在锁相环路模式下。一旦电路被禁止,该单元确定分别响应于第一和第二环路滤波器输入电压值的振荡信号的第一和第二频率。该单元进一步从两个频率、分频器的分割比和参考信号产生控制值。电路进一步包括D/A转换器(70),被构造来响应于控制值预设定环路滤波器输入电压至预设定值。一旦振荡器输出在相应的输入预设定值处振荡,单元(60)禁止D/A转换器(70)使用并且使得频率合成能够工作于锁相环路模式。(*该技术在2023年保护过期,可自由使用*)

【技术实现步骤摘要】

本专利技术涉及一种用于预设定包括压控振荡器的频率合成电路的电路布置。本专利技术可以与无线系统相关,该系统要求快速频率锁定以高效地工作。
技术介绍
无线发送器和接收器可以包括一个或一个以上的压控振荡器(VCO),其容许非常小的振荡频率偏差。压控振荡器的振荡频率可以按照惯例设置并且通过锁相环路(PLL)方式动态地调节到参考频率值。该锁相环路在误差信号的控制下工作,该误差信号代表在参考频率振荡的参考信号与代表压控振荡器的分振信号的信号之间的相位和频率差值。在本领域,人们长久以来一直期望能够将PLL尽可能短时间里锁定到参考频率。一种减小频率合成器锁定时间的可能的方法是使用比普通工作模式下更高的电荷泵电流给环路滤波器充电。这个电流可以由外部电路控制。锁定时间取决于电荷泵,以及电荷泵能够输送多少电流到PLL的环路滤波器的电容器并从而将这个电流增加到一定程度来加速环路滤波器的电容器的初始充电。在欧州专利说明书NO.0402113B1中描述了另一种调节压控振荡器频率的可能的方法。EP0402113B1给出了一种用于设定锁相环路(PLL)中的压控振荡器的自激频率的电路。该电路包括在PLL中的数模转换器(DAC)同时DAC的输出被连接到VCO的输入。DAC的输出基本上代表预先选择的PLL锁定范围的中心。频率锁定环路(FLL)将VCO的自激频率初始设定在预先选择的数值。在由相对较大的电源电压和/或温度变化造成漂移的情况下,FLL还被用于动态地调节自激频率来将其保持在预先选择的PLL的锁定范围内。FLL可能包含数字处理单元和DAC。最初,PLL被禁止使用并且当PLL被禁止使用时,FLL设置自激频率。VCO的频率与来自信号源的基准时钟脉冲相比较,并且基于该比较,控制自激频率的DAC输入被逐渐增加或是减少1。
技术实现思路
本专利技术的一个目的是进一步加速锁相环路的锁定。本专利技术的另一个目的是提高频率合成电路的切换时间。而本专利技术的另一个目的是提供一种预设定电路,其与上面提到的欧洲文件中所公开的不同的预设定电路并且因此实现锁定时间的降低。最后,本专利技术的电路包括频率合成电路,其包括用于从输入电压产生振荡信号的压控电路,并且合成电路被构造成在代表分振信号与参考信号之间的相位和频率差的误差信号的控制下以锁相环路模式工作;数字处理单元被构造来禁止频率合成电路在锁相环路模式下工作,并且此后分别响应第一和第二输入电压值确定所获得的振荡信号的第一和第二频率,以及,进一步构造成从这两个频率生成数字控制信号,分频器分割比值和参考信号;以及,数模转换器,被构造响应于数字控制值来预先设定输入电压。这样的电路允许确定输入电压的数值,在频率合成电路以锁相环路模式工作之前,该输入电压导致被分割的压控振荡器输出在接近参考频率的频率振荡。从而,频率合成电路的锁定时间与锁相环路电路相比可以被大大地减小,锁相环路电路中的环路逐渐地锁定并且不预先设定VCO的振荡频率。在本专利技术中,输入电压的最佳值得自使用由至少两个响应于不同输入电压的VCO频率测量值确定的VCO特性的内插法。在一个简单的实施例中,VCO的频率响应假设与施加在输入上的电压成线性关系。本专利技术的一个或一个以上实施例的优点是提供VCO的快速和有效的预设定。数字处理单元产生响应于所确定的最佳输入电压的数字控制信号。数字控制信号可以是从控制字与数模转换器(DAC)输出电压的关系曲线的查寻表中检索到的控制字。一旦VCO输入上的电压被DAC通过环路滤波器设定,DAC将被禁止使用并且频率合成电路可以被设置成工作于锁相环路模式。通过提高DAC的灵敏度或分辨率,可以进一步微调由数字处理单元和DAC实施的VCO频率预设定。附图说明本专利技术通过举例的方式参考附图被进一步详细地描述,其中,图1是本专利技术电路的框图。具体实施例方式图1中电路100包括频率合成电路80,它可以工作在锁定环模式或开环模式。电路80包括压控振荡器(VCO)40、环路滤波器30、电荷泵20、相位频率检测器10和分频器50。相位频率检测器10提供有参考信号Sref并且在锁定环模式下,VCO40的输出被动态地调节以便在参考信号Sref的参考频率的锁定频率范围内提供分割的振荡信号。在本专利技术的实施例中,VCO40响应于来自相位频率检测器10的相位和频率差信号被动态地调节,该相位和频率差信号代表参考信号Sref与穿过分频器50的VCO40的输出振荡信号之间的相位和频率的差。分频器50使得通过分割比N降低VCO输出信号40的频率。相位频率差信号进一步通过电荷泵20并且其后通过环路滤波器30进行滤波。电荷泵20产生电流,该电流允许将环路滤波器30的电容器充电和放电。环路滤波器30控制VCO40输入上的输入电压V。在本专利技术的一个实施例中,环路滤波器30被实现为低通滤波器。VCO40提供振荡频率信号,该振荡频率信号在由VCO40的输入电压决定的给定频率下振荡。VCO40的频率响应作为VCO输入电压的函数或者作为滤波器输入电压的函数可以随时间和外部工作条件变化,外部工作条件包括例如温度、电源电压变化或与邻近的其它电子装置或电路间的磁干扰。电路100进一步包括数字处理单元60和数模转换器(DAC)70。DAC70将其输出连接到滤波器30的输入,并且将滤波器30的输入电压设定到响应于在DAC70的输入提供的各个数字确定的一个数值。数字处理单元60接收参考信号Sref,分割比N和代表VCO振荡信号的分频器输出信号。在本专利技术中,单元60阻止电路80工作在锁定模式,并且当电路80为开环模式时,单元60确定滤波器30的输入电压的预设定值,这导致分频器50输出在接近参考频率的频率处振荡。滤波器30的输入电压以如下方式确定。在这个实施例中,单元60访问为DAC70的各个输出电压给出相应输入控制字的表格。当电路80为开环模式时,单元60使得滤波器30的输入电压采用两个预先选定的数值V1和V2。对于每个电压值V1和V2,单元60确定在分频器50的输出上测量的相应的频率和为电压V1和V2获得的相应的VCO频率F1和F2。在这个实施例中,VCO40的特性假定为线性。其后,单元60通过线性内插法确定将被施加到滤波器30的输入上的设定电压,从而导致被分频器50分割的VCO40的输出在基本上接近参考频率处振荡。滤波器30的输入电压的预设定灵敏度取决于DAC70的分辨率,并且可以通过用于提高预设定质量的具有更高分辨率的DAC得到进一步改善,并且作为结果,锁定时间可以进一步减小。预设定的质量可以通过得到VCO40特性的更精确的近似值而进一步提高。实际上,必须注意到,假设VCO40的特性为线性决不是对本专利技术的限制,并且其它形状的VCO40的特性也被包括在本专利技术的范围内。例如,更加精确的VCO特性的近似值可以通过测量与多于两个的滤波器输入电压值相应的VCO频率而获得。但是,这种测量使得VCO频率的预设定变长,并且作为结果,使得电路80的锁定时间变长。测量的次数和VCO40特性的近似值的精确度之间的折衷需要基于每个案例确定。人们将注意到,对于所说明的方法和电路,可以提出修改或改进而不偏离本专利技术的范围。例如,很清楚这个方法或电路可以多种方式实施,例如通过有线电子电路的方式,或者也可以是通过一组存储在计算机可读介质中的指令的本文档来自技高网
...

【技术保护点】
一种电路,包括:频率合成电路,该频率合成电路包括用于从输入电压产生振荡信号的压控电路(40),并且频率合成电路被构造成在误差信号的控制下工作于锁定环模式下,该误差信号代表振荡信号和参考信号之间的相位差;数字处理单元(60)被构造来禁止频率合成电路工作在锁相环路模式下,并且其后,确定所获得的分别响应于第一和第二输入电压值的振荡信号的第一和第二频率,并且,进一步构造成从两个频率和参考信号产生控制值;以及,数模转换器(70),被构造来响应于控制值将输入电压预设定到预设定值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员:O查龙
申请(专利权)人:NXP股份有限公司
类型:发明
国别省市:NL[荷兰]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利