一种背板与主板连接端口识别系统、方法和服务器技术方案

本发明专利技术公开了一种背板与主板连接端口识别系统、方法和服务器。该系统包括：主板的第一控制器、串并转换芯片和若干下行端口，第一控制器通过串行总线向串并转换芯片发送用于区分各个下行端口的PWM信号，串并转换芯片的每个并行IO端口均通过单根信号线与对应下行端口连接，串并转换芯片按照频率将PWM信号分配给与各个并行IO端口连接的下行端口；背板的上行端口和第二控制器，每个上行端口一端通过线缆与某一下行端口连接，另一端通过单根信号线与对应的第二控制器的IO端口连接，第二控制器配置用于解析各个上行端口接收的PWM信号以确定每个上行端口与下行端口的对应关系。本发明专利技术的方案实现更多需求的扩展，节省背板的IO资源。源。源。

【技术实现步骤摘要】
一种背板与主板连接端口识别系统、方法和服务器


[0001]本专利技术涉及服务器领域，尤其涉及一种背板与主板连接端口识别系统、方法和服务器。

技术介绍

[0002]随着服务器可拓展化的发展，服务器主板设计更趋向于模块化来实现不同业务板卡的拓展，当面对不同业务需求时，可以搭配各种子卡如硬盘背板。主板会设置更多的下行端口通过线缆扩展到各个硬盘背板。背板需要通过上行端口的标识信息确定本板卡的各个上行端口接到了主板的哪一个下行端口，建立起背板硬盘与主板下行端口的一一对应关系，从而实现背板管理。由于主板各种配置需求的增多，下行端口上信号数量需求越来越多，在下行端口总引脚(pin)数不变的情况下，需要有一种占用更少下行端口连接器pin数的方法实现背板对主板下行端口的识别。
[0003]目前，传统背板与主板连接端口识别主要通过上下拉电阻配置不同连接器的地址信息，背板的CPLD通过读取每个连接器的上下拉信息判断背板对应连接器连接到主板的哪一个端口，从而实现背板硬盘与主板下行端口的一一对应。当主板的每个下行端口有n个信号，这些信号通过在主板上拉或下拉表现为静态的高电平和低电平。当线缆连接器主板下行端口和背板上行端口时，背板的CPLD接收到主板n个上下拉信号可以区分主板2
n
个下行端口。如图1所示，假设一个8路(8*CPU)系统，每个CPU 10个下行端口，共80个下行端口，则需要7个信号区分背板当前上行端口接到主板的哪一个下行端口。然而传统的端口识别方式存在以下缺陷：一方面，对于主板而言此种方式需要占用主板下行端口的引脚数较多，可扩展性差；另一方面，对于背板而言此种方式占用背板CPLD更多的IO。

技术实现思路

[0004]有鉴于此，有必要针对背板对所接主板端口的识别，并改善服务器主板与背板互联连接器引脚数紧张的问题，本专利技术提供一种背板与主板连接端口识别系统、方法和服务器。
[0005]根据本专利技术的第一方面，本专利技术提供了一种背板与主板连接端口识别系统，所述系统包括：
[0006]主板，所述主板上设置有第一控制器、串并转换芯片和若干下行端口，所述第一控制器通过串行总线向所述串并转换芯片发送用于区分各个下行端口的PWM信号，所述串并转换芯片具有与若干下行端口一一对应的若干并行IO端口，每个并行IO端口均通过单根信号线与对应下行端口连接，所述串并转换芯片配置用于按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
[0007]背板，所述背板上设置有与至少一个上行端口和第二控制器，所述第二控制器具有与每个上行端口一一对应的IO端口，每个上行端口一端通过线缆与某一下行端口连接，另一端通过单根信号线与对应的IO端口连接，所述第二控制器配置用于解析各个上行端口
接收的PWM信号以确定每个上行端口与下行端口的对应关系。
[0008]在一些实施例中，所述第一控制器配置为根据预设PWM信号频率与下行端口映射关系发送不同频率的PWM信号，其中，不同下行端口对应的不同频率的PWM信号。
[0009]在一些实施例中，各个下行端口对应的PWM信号的频率呈等差数列排布。
[0010]在一些实施例中，所述串并转换芯片配置用于解析接收到PWM信号的频率，并根据所述预设PWM信号频率与下行端口映射关系将PWM信号分配给与下行端口连接的并行IO端口。
[0011]在一些实施例中，所述第二控制器配置用于解析各个上行端口接收的PWM信号的频率，并根据各个上行端口接收的PWM信号的频率与所述预设PWM信号频率与下行端口映射关系的匹配结果确定各个上行端口对应的下行端口。
[0012]在一些实施例中，所述第一控制器与所述串并转换芯片通过两线制串行信号连接，所述两线制串行信号包括时钟信号和数据信号。
[0013]在一些实施例中，所述第一控制器和所述第二控制器均为复杂可编程逻辑器件。
[0014]在一些实施例中，所述若干下行端口为主板上的至少一个CPU的扩展端口。
[0015]根据本专利技术的第二方面，本专利技术提供了一种背板与主板连接端口识别方法，所述方法采用以上所述的系统，所述方法包括：
[0016]主板上的第一控制器通过串行总线向串并转换芯片发送用于区分各个下行端口的PWM信号；
[0017]主板上的串并转换芯片解析所述PWM信号的频率，并按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；
[0018]各个下行端口通过线缆将PWM信号发送到与各下行端口连接的上行端口；
[0019]背板上的第二控制器通过解析各上行端口的PWM信号的频率确定每个上行端口与下行端口的对应关系。
[0020]根据本专利技术的第三方面，本专利技术还提供了一种服务器，所述服务器包括以上所述的一种背板与主板连接端口识别系统。
[0021]上述一种背板与主板连接端口识别系统、方法和服务器至少具备以下有益技术效果：基于同频率的PWM信号区分主板的下行端口，使用单信号实现不同主板下行端口的区分，节省主板下行端口引脚数，实现更多需求的扩展，同时在背板上也采用单根信号传输识别信息，节省背板的IO资源，显著地降低了生产成本。
附图说明
[0022]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
[0023]图1为传统背板与主板连接端口识别系统的示意图；
[0024]图2为本专利技术一个实施例提供的一种背板与主板连接端口识别系统的结构示意图；
[0025]图3为本专利技术又一个实施例提供的一种背板与主板连接端口识别方法的流程示意
图。
[0026]【附图标记说明】
[0027]100：主板；
[0028]110：第一控制器；120：串并转换芯片；121：并行IO端口；130：下行端口；
[0029]200：背板；
[0030]210：上行端口；220：第二控制器；221：IO端口。
具体实施方式
[0031]为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术实施例进一步详细说明。
[0032]在本专利技术的描述中，需要理解的是，术语"中心"、"纵向"、"横向"、"长度"、"宽度"、"厚度"、"上"、"下"、"前"、"后"、"左"、"右"、"竖直"、"水平"、"顶"、"底"、"内"、"外"、"顺时针"、"逆时针"等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。
[0033]此外，术语"第一"、"第二"仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种背板与主板连接端口识别系统，其特征在于，所述系统包括：主板，所述主板上设置有第一控制器、串并转换芯片和若干下行端口，所述第一控制器通过串行总线向所述串并转换芯片发送用于区分各个下行端口的PWM信号，所述串并转换芯片具有与若干下行端口一一对应的若干并行IO端口，每个并行IO端口均通过单根信号线与对应下行端口连接，所述串并转换芯片配置用于按照频率将所述PWM信号分配给与各个并行IO端口连接的下行端口；背板，所述背板上设置有至少一个上行端口和第二控制器，所述第二控制器具有与每个上行端口一一对应的IO端口，每个上行端口一端通过线缆与某一下行端口连接，另一端通过单根信号线与对应的IO端口连接，所述第二控制器配置用于解析各个上行端口接收的PWM信号以确定每个上行端口与下行端口的对应关系。2.根据权利要求1所述的系统，其特征在于，所述第一控制器配置为根据预设PWM信号频率与下行端口映射关系发送不同频率的PWM信号，其中，不同下行端口对应的不同频率的PWM信号。3.根据权利要求2所述的系统，其特征在于，各个下行端口对应的PWM信号的频率呈等差数列排布。4.根据权利要求2所述的系统，其特征在于，所述串并转换芯片配置用于解析接收到PWM信号的频率，并根据所述预设PWM信号频率与下行端口映射关系将PWM信号分配给与下行端口连接的并行IO端口。5.根据权利要求4所述...

【专利技术属性】
技术研发人员：魏泽丰，
申请(专利权)人：苏州浪潮智能科技有限公司，
类型：发明
国别省市：