一种快速锁定的锁相环制造技术

本发明专利技术公开了一种快速锁定的锁相环，包括鉴相器００１、低通滤波器００２、压控振荡器００７、电压检测器００３、运算放大器００４和通道选择器００５；鉴相器００１对输入参考时钟信号和反馈的输出时钟信号进行鉴相后将两个信号的相位差输出到低通滤波器００２进行滤波，滤波后输入电压检测器００３进行检测；如果电压检测器００３检测到的电压大于一个预设的电压值Ｖ，则将该电压信号经运算放大器００４放大后输出到通道选择器００５的一端；否则直接将该电压信号输出到通道选择器００５的另一端；经过通道选择器００５后的电压信号作为控制信号输入压控振荡器００７的控制端，控制压控振荡器００７输出时钟信号。本发明专利技术提出的快速锁定锁相环能够迅速地改变压控振荡器的控制电压，大大加快锁定的时间。

【技术实现步骤摘要】

本专利技术涉及微电子电路，具体而言，涉及一种锁相环电路。
技术介绍
在现代通讯系统中，调制和解调是信息传输中很重要的环节，而锁相环是实现高稳定的载波信号，以及同步检波不可或缺的核心系统。特别是在光纤通讯和移动通讯中更需要快速，稳定的锁相环。锁相环(PLL)是一个能够跟踪输入信号相位的闭环自动控制系统，通常的锁相环的结构如图1所示，由具有边沿触发的、低通滤波器002和具有反相延迟单元的压控振荡器007、分频器008组成，输入参考时钟与经过分频器008后的反馈输出时钟经鉴相器001鉴相后输入低通滤波器002，滤波后控制压控振荡器007输出时钟信号。它具有载波跟踪特性，作为一个载波跟踪的滤波器，可提取淹没在噪声之中的信号。由于鉴相器是边沿触发的鉴频鉴相器，可以取出两个输入信号的相位差，通过低通滤波器将相位差转变为控制压控振荡器的平均电压。这种电压有UP方向和DOWN方向，但是由于每次鉴出的相位差很小，在电容上产生的影响很小，这样需要很长时间才能锁定。宏观来看，信号需要丢掉几个毫秒甚至更长时间，同时由于控制电压的抖动，引起锁相环输出信号的抖动。美国专利US20040109521提出了一个解决办法，如图2所示，通过把环路滤波器203的输出电压Vlpf接到电压检测器209上，进而控制鉴相器201，压控振荡器205，分频器207的控制电压。该专利提出的方案主要是为了解决锁相环的输出抖动问题，由于它在锁相环的闭环中又加入一个反馈环，因此对锁定时间没有加快作用。
技术实现思路
本专利技术的目的就是提出一种能够快速锁定的锁相环。一种快速锁定的锁相环，包括鉴相器001、低通滤波器002和压控振荡器007，还包括电压检测器003、运算放大器004和通道选择器005；所述鉴相器001对输入参考时钟信号和反馈的输出时钟信号进行鉴相后将两个信号的相位差输出到低通滤波器002进行滤波，滤波后输入电压检测器003进行检测；如果电压检测器003检测到的电压大于一个预设的电压值V，则将该电压信号经运算放大器004放大后输出到通道选择器005的一端；否则直接将该电压信号输出到通道选择器005的另一端；经过通道选择器005后的电压信号作为控制信号输入压控振荡器007的控制端，控制压控振荡器007输出时钟信号。上述预设的电压值V是同频率时两个信号在最大相差时经过鉴相器的鉴相和低通滤波器后的电压值。本专利技术提出的快速锁定锁相环可以跳变地改变压控振荡器控制电压，对输入参考时钟和压控振荡器时钟频率相差很大的情形，能够迅速地改变压控振荡器的控制电压，使锁相环的锁定过程主要在输入参考时钟和压控振荡器时钟很接近时调整锁定时间。与传统锁相环不区分输入参考时钟和压控振荡器时钟频率的相差程度，渐进地改变压控振荡器的控制电压不同相比，能够大大缩短锁定时间。同时正由于锁定时间短，这种锁相环还具有宽频带的特点。附图说明图1是传统的锁相环电路框图；图2是美国专利提出的锁相环电路框图；图3是传统锁相环压控振荡器控制端电压的渐变曲线图；图4是本专利技术提出的锁相环的电路框图；图5是本专利技术提出的锁相环中压控振荡器控制端电压的跳变曲线图；图6是鉴相器鉴相出来的两个信号频率差距较大时的信号示意图；图7是鉴相器鉴相出来的两个信号频率差距较小时的信号示意图；图8是本专利技术的一个实施例的电路框图。具体实施例方式下面结合附图和实施例对本专利技术作进一步的详细说明。图1和图2已经在
技术介绍
中进行过说明。图3是传统锁相环压控振荡器控制端电压的渐变曲线图。传统的锁相环中每次鉴出的相位差在低通滤波器或低通滤波器的电容上产生的电压差很小，虽然只要时间无限长，压控振荡器控制端的电压能充电充到无穷大，但其变化是一个渐变过程，由图3可见，传统锁相环中压控振荡器控制端的电压是一个渐变的过程。图4是本专利技术提出的锁相环的电路框图。如图4所示，本专利技术提出的快速锁定的锁相环，包括鉴相器001、低通滤波器002和压控振荡器007，还包括电压检测器003、运算放大器004和通道选择器005；所述鉴相器001对输入参考时钟信号和反馈的输出时钟信号进行鉴相后将两个信号的相位差输出到低通滤波器002进行滤波，滤波后输入电压检测器003进行检测；如果电压检测器003检测到的电压大于一个预设的电压值V(V是同频率时两个信号在最大相差时经过鉴相器的鉴相和低通滤波器后的电压值)，则将该电压信号经运算放大器004放大后输出到通道选择器005的一端；否则直接将该电压信号输出到通道选择器005的另一端，这样环形振荡器的延迟单元的延迟时间变化就不受压控振荡器控制电压的抖动影响；经过通道选择器005后的电压信号作为控制信号输入压控振荡器007的控制端，控制压控振荡器007输出时钟信号。图5是本专利技术提出的锁相环中压控振荡器控制端电压的跳变曲线图，根据本专利技术提出的锁相环的工作原理，其压控振荡器控制端的电压就在高和低之间变化，由图5可见，压控振荡器控制端的电压的变化是跳变的。图6是鉴相器鉴相出来的两个信号频率差距较大时的信号示意图；图7是鉴相器鉴相出来的两个信号频率差距较小时的信号示意图。如图6所示，当鉴相器鉴相出来的两个信号频率差距很大时，相邻两次边沿鉴出的UP信号就长，放大支路的输出就变得很大，迅速以大幅度地改变压控振荡器的控制电压，从而输出频率迅速接近于参考频率；如图7所示，当两个信号差距很接近时，相邻两次边沿鉴出的UP信号就短，放大支路的输出增益就相应变小；当两个信号频率完全一样时，差距为0，压控振荡器就稳定在这个参考时钟频率，环路就锁定，并且由于控制端的稳定电平，抖动性能要好得多。图8是本专利技术的一个实施例的电路框图。如图8所示，在本专利技术的这个实施例中，在选择器的输出和压控振荡器的控制电压之间增加一个电平控制器006，在压控振荡器的输出时钟反馈到鉴相器001之间，增加一个分频器008。电平控制器单元实质是一个零增益运放，但把噪声信号消除一些，把电压的波动幅度钳制在一个小得多的范围内。由于锁相环频率生成器的抖动由压控振荡器的固有抖动和压控振荡器控制电压的抖动组成。本专利技术的实施例中，在控制电压前加电平控制器，主要起降噪和电压稳定作用，就可以抑制输出时钟的抖动；增加的分频器，能进一步提高锁相环的带宽，产生更多的时钟频率。假设两个信号的周期是T1和T2，在接近于两个信号周期的最小公倍数范围Top内(Top＝mT1≈nT2，m，n是整数)就平均渐变一次，由于压控振荡器的输出时钟通常是比输入参考时钟的几倍到几百倍，这样的渐变过程通常需要2个数量级的时间，为方便起见，取为100；再加上进入同频但不同相的阶段，到完全锁定，需要时间Tsame_freq；Top、Tsame_freq通常是4个数量级的范围，即从1纳秒(ns)开始需要到10微秒(us)的时间。这样需要Tlock＝100Top+Tsame_freq，这是6-7个数量级，也就是需较长时间才能锁定。本专利技术提出的锁相环，其压控振荡器控制端的电压就在高和低之间变化，如图5所示，压控振荡器控制端的电压的变化是跳变的，在接近于两个信号周期的最小公倍数Top范围内(也就说在Top＝mT1≈nT2时)就可判断出输入参考时钟和输出时钟的差异程度，决定是否通过放大支路；然后进入同频但不同相的阶段，此后就不再通过放大支路，本文档来自技高网...

【技术保护点】
一种快速锁定的锁相环，包括鉴相器（００１）、低通滤波器（００２）和压控振荡器（００７），其特征在于：还包括电压检测器（００３）、运算放大器（００４）和通道选择器（００５）；所述鉴相器（００１）对输入参考时钟信号和反馈的输出时钟信号进行鉴相后将两个信号的相位差输出到低通滤波器（００２）进行滤波，滤波后输入电压检测器（００３）进行检测；如果电压检测器（００３）检测到的电压大于一个预设的电压值Ｖ，则将该电压信号经运算放大器（００４）放大后输出到通道选择器（００５）的一端；否则直接将该电压信号输出到通道选择器（００５）的另一端；经过通道选择器（００５）后的电压信号作为控制信号输入压控振荡器（００７）的控制端，控制压控振荡器（００７）输出时钟信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：易律凡，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]