ＤＬＬ电路及包含ＤＬＬ电路的半导体器件制造技术

ＤＬＬ电路包括：第一延时调节电路，调节第一分频信号ＣＫ１延时量；第二延时调节电路，调节第二分频信号ＣＫ２延时量；频率合成电路，对这些延时调节电路的输出进行合频，产生内部时钟信号，并向时钟树单元中的实际路径提供第二时钟信号；时钟驱动器，接收第一延时调节电路的输出，并将该输出提供给复制路径；以及第二时钟驱动器，接收第二延时调节电路的输出。这些时钟驱动器具有实质相同的电路结构。因此，即使在电源电压波动时，对于各分频信号的影响几乎相等。因而，可以防止ＤＬＬ电路因电源电压波动所致的功能退化。

【技术实现步骤摘要】

【技术保护点】
一种ＤＬＬ电路，包括：分频电路单元，对第一时钟信号进行分频，产生具有相位差的至少第一和第二分频信号；第一延时调节电路，根据第一反馈信号调节第一分频信号延时量；第二延时调节电路，根据第二反馈信号调节第二分频信号延时量；频率合成电路，对至少第一和第二延时调节电路的输出进行合频，产生第二时钟信号，并向时钟树单元中的实际路径提供第二时钟信号；第一时钟驱动器，接收第一延时调节电路的输出，并将该输出提供给时钟树单元中的复制路径；以及第二时钟驱动器，接收第二延时调节电路的输出，其中第一时钟驱动器和第二时钟驱动器具有实质相同的电路结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：藤泽宏树，泷下隆治，
申请(专利权)人：尔必达存储器股份有限公司，
类型：发明
国别省市：JP[日本]