电容阵列结构及其制备方法、半导体结构技术

本申请实施例涉及一种电容阵列结构及其制备方法、半导体结构。该方法包括：提供包括用于形成电容器件的阵列区域和位于阵列区域外围的阵列边缘区域的基底，于基底上形成包括依次交替叠置的支撑层及牺牲层的叠层结构，叠层结构的底层及顶层均为支撑层；于阵列边缘区域形成邻接阵列区域，且贯穿叠层结构顶层的支撑层的沟槽；于阵列区域形成若干贯穿叠层结构，并暴露出基底的电容孔，位于阵列区域边缘的部分电容孔与沟槽邻接；于电容孔中形成覆盖电容孔的侧壁和底部的下电极层；去除牺牲层及阵列边缘区域中位于叠层结构的底层上的支撑层。避免了阵列区域与阵列边缘区域邻接区域出现裂缝和裂纹的风险。缝和裂纹的风险。缝和裂纹的风险。

Capacitor array structure and its preparation method, semiconductor structure

【技术实现步骤摘要】
电容阵列结构及其制备方法、半导体结构


[0001]本申请实施例涉及半导体
，特别是涉及一种电容阵列结构及其制备方法，一种半导体结构。

技术介绍

[0002]随着半导体技术的不断发展，对半导体集成电路中电容器的性能要求越来越高，为了使电容器能有提高或维持足够高的电容值，通常会增加电容器中下电极层的高度，以增大下电极层和电容介质之前的接触面积，随着下电极层高度的增加，下电极层的深宽比也相应的增大，甚至达到35:1，极易导致下电极层弯曲变形或倒塌，典型的，通过添加电极的横向连续支撑层来增加稳定性，但是，横向支撑层会形成不平整的电容器阵列边界，后续填充绝缘材料，研磨形成绝缘层的过程中，容易在电容器阵列的不平整边界位置形成缝隙和裂纹；在后续形成导电接触插塞工艺中，填充在裂缝中的金属导电材料会造成导电接触插塞和电容器阵列边界之间直接发生短路，影响电容器的可靠性，如何避免因电容器阵列的边界处形成裂缝和裂纹导致的短路问题成为急需解决的问题。

技术实现思路

[0003]本申请提供了一种电容阵列结构及其制备方法，一种半导体结构，可以避免因电容器阵列的边界处形成裂缝和裂纹导致的短路，提高电容器的可靠性。
[0004]本申请提供一种电容阵列结构的制备方法，包括：
[0005]提供基底，基底包括用于形成电容器件的阵列区域和位于阵列区域外围的阵列边缘区域；
[0006]于基底上形成叠层结构，叠层结构包括依次交替叠置的支撑层及牺牲层，叠层结构的底层及顶层均为支撑层；
[0007]于阵列边缘区域形成沟槽，所述沟槽邻接阵列区域，且贯穿叠层结构顶层的支撑层；
[0008]于阵列区域形成若干电容孔，电容孔贯穿叠层结构，并暴露出基底，位于阵列区域边缘的部分电容孔与沟槽邻接；
[0009]于电容孔中形成下电极层，所述下电极层覆盖电容孔的侧壁和底部；
[0010]去除牺牲层及阵列边缘区域中位于叠层结构的底层上的支撑层。
[0011]在其中一个实施例中，电容阵列结构的制备方法还包括：
[0012]于下电极层的内外表面依次形成电容介质层和上电极层，以构成电容器件。
[0013]在其中一个实施例中，于阵列边缘区域形成沟槽包括：
[0014]于叠层结构上形成第一图形化掩膜层，第一图形化掩膜层定义出沟槽的形状及位置；
[0015]基于第一图形化掩膜层对叠层结构进行图形化处理，以得到沟槽。
[0016]在其中一个实施例中，于叠层结构上形成第一图形化掩膜层之前还包括：
[0017]于叠层结构的上表面形成第一掩膜结构；
[0018]基于第一图形化掩膜层对叠层结构进行图形化处理包括：
[0019]基于第一图形化掩膜层对第一掩膜结构进行图形化处理，得到第一掩膜层；
[0020]基于第一掩膜层对叠层结构进行图形化处理，得到所述沟槽。
[0021]在其中一个实施例中，基于第一掩膜层对叠层结构进行图形化处理之前还包括：
[0022]去除第一图形化掩膜层；
[0023]基于第一掩膜层对叠层结构进行图形化处理之后还包括：
[0024]去除第一掩膜层。
[0025]在其中一个实施例中，第一掩膜结构包括无定形碳掩膜层、氮氧化硅掩膜层；于叠层结构的上表面形成第一掩膜结构包括：
[0026]于叠层结构的上表面形成无定形碳掩膜层；
[0027]于无定形碳掩膜层上表面形成氮氧化硅掩膜层。
[0028]在其中一个实施例中，于阵列区域形成若干电容孔包括：
[0029]于叠层结构上形成第二图形化掩膜层，第二图形化掩膜层定义出电容孔的形状及位置；
[0030]基于第二图形化掩膜层对叠层结构进行图形化处理，以得到电容孔；
[0031]其中，位于阵列区域边缘的部分电容孔在基底上的正投影与沟槽在基底上的正投影相接触。
[0032]在其中一个实施例中，沟槽的尺寸大于或等于形成第二图形化掩膜层时的对位偏差。
[0033]在其中一个实施例中，叠层结构包括自基底依次叠置的底层支撑层、底层牺牲层、中层支撑层、顶层牺牲层、顶层支撑层，沟槽的底部暴露出顶层牺牲层的上表面。
[0034]在其中一个实施例中，去除牺牲层及阵列边缘区域中位于叠层结构的底层上的支撑层，包括：
[0035]于阵列区域上形成贯穿顶层支撑层的第一开口，同时去除阵列边缘区域上的顶层支撑层；
[0036]去除阵列边缘区域及电容孔之间的顶层牺牲层；
[0037]于第一开口的下方形成贯穿中层支撑层的第二开口，同时去除阵列边缘区域上的中层支撑层；
[0038]去除阵列边缘区域及电容孔之间的底层牺牲层。
[0039]在其中一个实施例中，支撑层的材料包括氮化硅，牺牲层的材料包括氧化硅。
[0040]本申请还提供一种电容阵列结构，包括：
[0041]基底，基底包括用于形成电容器件的阵列区域和位于阵列区域外围的阵列边缘区域；
[0042]若干电容孔，开设于阵列区域中，电容孔暴露出基底；
[0043]支撑层，位于相邻电容孔之间，包括位于基底表面的底层支撑层和自底层支撑层向远离底层支撑层方向依次叠置的叠置支撑层，位于阵列区域边缘的电容孔朝向阵列边缘区域一侧的外壁不具有叠置支撑层；
[0044]下电极层，覆盖电容孔的侧壁和底部。
[0045]在其中一个实施例中，电容阵列结构还包括:
[0046]电容介质层，电容介质层覆盖所述下电极层的表面；
[0047]上电极层，上电极层覆盖电容介质层的表面。
[0048]本申请还提供一种半导体结构，包括如上所述的电容阵列结构，以及位于基底表面的晶体管阵列结构，电容阵列结构与晶体管阵列结构电连接。
[0049]在其中一个实施例中，半导体结构包括动态随机存取存储器。
[0050]上述电容阵列结构的制备方法，通过在阵列边缘区域形成邻接阵列区域且贯穿叠层结构顶层的支撑层的沟槽，增加了形成电容孔时的容错率，通过去除牺牲层及阵列边缘区域中位于叠层结构的底层上的支撑层，使得位于阵列区域边缘的电容孔朝向阵列边缘区域一侧的外壁自叠层结构的底层上的支撑层向上不存在其他支撑层，避免了阵列区域与阵列边缘区域邻接区域出现裂缝和裂纹的风险，消除了阵列边缘区域靠近阵列区域的位置形成的导电接触插塞与阵列区域的电容器之间发生短路，影响电容器的可靠性的问题，同时，阵列区域与阵列边缘区域邻接区域的电容器边界不会有副产物残留。
[0051]上述电容阵列结构，位于阵列区域边缘的电容孔朝向阵列边缘区域一侧的外壁不具有叠置支撑层，避免了阵列区域与阵列边缘区域邻接区域出现裂缝和裂纹的风险，消除了阵列边缘区域靠近阵列区域的位置形成的导电接触插塞与阵列区域的电容器之间发生短路，影响电容器的可靠性的问题，同时，阵列区域与阵列边缘区域邻接区域的电容器边界不会有副产物残留。
附图说明
[0052]为了更清楚地说明本申请实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容阵列结构的制备方法，其特征在于，包括：提供基底，所述基底包括用于形成电容器件的阵列区域和位于所述阵列区域外围的阵列边缘区域；于所述基底上形成叠层结构，所述叠层结构包括依次交替叠置的支撑层及牺牲层，所述叠层结构的底层及顶层均为所述支撑层；于所述阵列边缘区域形成沟槽，所述沟槽邻接所述阵列区域，且贯穿所述叠层结构顶层的所述支撑层；于所述阵列区域形成若干电容孔，所述电容孔贯穿所述叠层结构，并暴露出所述基底，位于所述阵列区域边缘的部分所述电容孔与所述沟槽邻接；于所述电容孔中形成下电极层，所述下电极层覆盖所述电容孔的侧壁和底部；去除所述牺牲层及所述阵列边缘区域中位于所述叠层结构的底层上的所述支撑层。2.根据权利要求1所述的制备方法，其特征在于，还包括：于所述下电极层的内外表面依次形成电容介质层和上电极层，以构成电容器件。3.根据权利要求1所述的制备方法，其特征在于，所述于所述阵列边缘区域形成沟槽包括：于所述叠层结构上形成第一图形化掩膜层，所述第一图形化掩膜层定义出所述沟槽的形状及位置；基于所述第一图形化掩膜层对所述叠层结构进行图形化处理，以得到所述沟槽。4.根据权利要求3所述的制备方法，其特征在于，所述于所述叠层结构上形成第一图形化掩膜层之前还包括：于所述叠层结构的上表面形成第一掩膜结构；所述基于所述第一图形化掩膜层对所述叠层结构进行图形化处理包括：基于所述第一图形化掩膜层对所述第一掩膜结构进行图形化处理，得到第一掩膜层；基于所述第一掩膜层对所述叠层结构进行图形化处理，得到所述沟槽。5.根据权利要求4所述的制备方法，其特征在于，所述基于所述第一掩膜层对所述叠层结构进行图形化处理之前还包括：去除所述第一图形化掩膜层；所述基于所述第一掩膜层对所述叠层结构进行图形化处理之后还包括：去除所述第一掩膜层。6.根据权利要求4所述的制备方法，其特征在于，所述第一掩膜结构包括无定形碳掩膜层、氮氧化硅掩膜层；所述于所述叠层结构的上表面形成第一掩膜结构包括：于所述叠层结构的上表面形成无定形碳掩膜层；于所述无定形碳掩膜层上表面形成氮氧化硅掩膜层。7.根据权利要求1所述的制备方法，其特征在于，所述于所述阵列区域形成若干电容孔包括：于所述叠层结构上形成第二图形化掩膜层，所述第二图形化掩膜层定义出所述电容孔的形...

【专利技术属性】
技术研发人员：周刘涛，潘烁，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：