一种半导体器件的制备方法技术

本发明专利技术提出了一种半导体器件的制备方法，包括：A100，在SiC衬底的表面制备外延层后置于预设尺寸Si基载盘；A200，在外延层进行离子注入；A300，在完成离子注入后的外延层的表面制备包覆层；A400，将SiC衬底从Si基载盘分离后，进行高温离子激活工艺；A500，去除包覆层，在外延层的表面沉积制备栅极和介电层、打开接触孔及完成沟槽氧化后，将SiC衬底放置回Si载盘。本发明专利技术通过将SiC衬底置于预设尺寸的Si基载盘，可以充分利用现有半导体器件尺寸的加工设备，降低设备更替成本。而且，在半导体器件制备过程中，在涉及到高温操作步骤时，将SiC衬底与Si基载盘分离，避免高温损坏Si基载盘和封止层。本发明专利技术的制备方法，操作方便、流程合理。流程合理。流程合理。

【技术实现步骤摘要】
一种半导体器件的制备方法


[0001]本专利技术涉及晶圆加工制备
，尤其涉及一种半导体器件的制备方法。

技术介绍

[0002]半导体器件，如晶圆加工制备过程中，晶圆的薄度较小，通常需要在载板或载盘的支撑下进行加工工艺。现有的晶圆制备流水线多是单一尺寸(如8寸)的晶圆制备流水线，无法适应其他尺寸(如6寸)的晶圆。而且，晶圆制备过程中，涉及到高温离子激活、沟槽氧化等高温步骤，对载板和载盘及封止材料具有不同的耐高温要求，现有技术无法有效解决上述问题。

技术实现思路

[0003]本专利技术要解决的技术问题是如何利用现有流水线完成不同尺寸晶圆制备的需求，本专利技术提出一种半导体器件的制备方法。
[0004]根据本专利技术实施例的半导体器件的制备方法，包括：
[0005]A100，在SiC衬底的表面制备外延层后置于预设尺寸Si基载盘；
[0006]A200，在所述外延层进行离子注入；
[0007]A300，在完成离子注入后的所述外延层的表面制备包覆层；
[0008]A400，将SiC衬底从所述Si基载盘分离后，进行高温离子激活工艺；
[0009]A500，去除所述包覆层，在所述外延层的表面沉积制备栅极和介电层、打开接触孔及完成沟槽氧化后，将SiC衬底放置回Si载盘。
[0010]根据本专利技术实施例的半导体器件的制备方法，通过将SiC衬底置于预设尺寸的Si基载盘，可以充分利用现有半导体器件尺寸的加工设备，降低设备更替成本。而且，在半导体器件制备过程中，在涉及到高温操作步骤时，将SiC衬底与Si基载盘分离，避免高温损坏Si基载盘和封止层。本专利技术的制备方法，操作方便、流程合理。
[0011]根据本专利技术的一些实施例，步骤A100中，SiC衬底放置于所述Si基载盘后，采用封止层封止固定，所述封止层为CVD沉积的氧化物层，或涂布的SOG层。
[0012]在本专利技术的一些实施例中，步骤A400中，在从Si基载盘分离所述SiC衬底时，通过蚀刻工艺去除所述封止层。
[0013]根据本专利技术的一些实施例，步骤A200包括：
[0014]采用光刻工艺在所述外延层注入N
+
和P
+
。
[0015]在本专利技术的一些实施例中，步骤A300中，所述包覆层为通过溅射工艺制备的C包覆层。
[0016]根据本专利技术的一些实施例，步骤A400中，进行高温离子激活工艺的温度不低于1800℃。
[0017]在本专利技术的一些实施例中，步骤A500中，采用电浆蚀刻工艺去除所述包覆层。
[0018]根据本专利技术的一些实施例，步骤A500中，沟槽氧化的温度范围为1350
‑
1400℃。
[0019]在本专利技术的一些实施例中，所述SiC衬的厚度范围为：100μm～400μm。
[0020]根据本专利技术的一些实施例，所述SiC衬底的尺寸为6寸，所述Si基载盘的尺寸为8寸。
附图说明
[0021]图1为根据本专利技术实施例的半导体器件的制备方法流程图；
[0022]图2为根据本专利技术实施例的半导体器件的制备方法中在SiC衬底的表面制备外延层的结构示意图；
[0023]图3为根据本专利技术实施例的半导体器件的制备方法中将SiC衬底放置于Si基载盘的结构示意图；
[0024]图4为根据本专利技术实施例的半导体器件的制备方法中在外延层进行离子注入过程示意图；
[0025]图5为根据本专利技术实施例的半导体器件的制备方法中在外延层进行离子注入过程示意图；
[0026]图6为根据本专利技术实施例的半导体器件的制备方法中在外延层的表面制备包覆层的结构示意图；
[0027]图7为根据本专利技术实施例的半导体器件的制备方法中去除Si基载盘进行高温离子回火过程示意图；
[0028]图8为根据本专利技术实施例的半导体器件的制备方法中去除Si基载盘进行沟槽氧化过程示意图；
[0029]图9为根据本专利技术实施例的半导体器件的制备方法中将SiC衬底放回Si衬底的结构示意图。
[0030]附图标记：
[0031]SiC衬底10，外延层20，Si基载盘30，封止层40，包覆层50，栅极60。
具体实施方式
[0032]为更进一步阐述本专利技术为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本专利技术进行详细说明如后。
[0033]本专利技术中说明书中对方法流程的描述及本专利技术说明书附图中流程图的步骤并非必须按步骤标号严格执行，方法步骤是可以改变执行顺序的。而且，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
[0034]如图1所示，根据本专利技术实施例的半导体器件的制备方法，包括：
[0035]A100，如图2和图3所示，在SiC衬底10的表面制备外延层20后置于预设尺寸的Si基载盘30；
[0036]需要说明的是，将SiC衬底10放置于Si基载盘30，可以在Si基载盘30的支撑作用下进行后续制备工艺，而且，SiC衬底10的尺寸可以与Si基载盘30尺寸不同，通过选择不同尺寸Si基载盘30，可以适配不同尺寸流水加工线上的设备，充分利用现有流水线加工设备进行半导体器件的加工。
[0037]A200，在外延层20进行离子注入；
[0038]如图4和图5所示，在进行离子注入时，可以通过掩膜MASK进行局部遮挡，以在外延层20的预设部位进行离子注入。
[0039]A300，在完成离子注入后的外延层20的表面制备包覆层50；
[0040]如图6所示，需要说明的是，通过在外延层20的表面制备包覆层50，可以避免高温离子回火工艺时离子的挥发问题。
[0041]A400，将SiC衬底10从Si基载盘30分离后，进行高温离子激活工艺；
[0042]需要说明的是，为了避免高温离子激活工艺时的高温对Si基载盘30及封止层40的破坏和影响，在进行高温离子激活工艺前，将SiC衬底10从Si基载盘30进行分离。
[0043]A500，去除包覆层50，在外延层20的表面沉积制备栅极60和介电层、打开接触孔及完成沟槽氧化后，将SiC衬底10放置回Si基载盘30。
[0044]需要说明的是，在进行沟槽氧化工艺时，也涉及到高温操作环境。因此，在完成沟槽氧化工艺后，再将SiC衬底10放置回Si基载盘30，通过CVD沉积SiO2封止层，或采用SOG、聚亚酰胺封止后，进行后续工艺。
[0045]根据本专利技术实施例的半导体器件的制备方法，通过将SiC衬底10置于预设尺寸的Si基载盘30，可以充分利用现有半导体器件尺寸的加工设备，降低设备更替成本。而且，通过在Si基载盘30上加工SiC衬底，可以减小SiC衬底厚度，降低材料成本。而且，在半导体器件制备过程中，在涉及到高温操作步骤时，将SiC衬底10与Si基载盘30分离，避免高温损坏Si基载盘30和封止层40。本专利技术的制备方法，操作方便、流程合理。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，包括：A100，在SiC衬底的表面制备外延层后置于预设尺寸的Si基载盘；A200，在所述外延层进行离子注入；A300，在完成离子注入后的所述外延层的表面制备包覆层；A400，将SiC衬底从所述Si基载盘分离后，进行高温离子激活工艺；A500，去除所述包覆层，在所述外延层的表面沉积制备栅极和介电层、打开接触孔及完成沟槽氧化后，将SiC衬底放置回Si基载盘。2.根据权利要求1所述的半导体器件的制备方法，其特征在于，步骤A100，SiC衬底放置于所述Si基载盘后，采用封止层封止固定，所述封止层为CVD沉积的氧化物层，或涂布的SOG层。3.根据权利要求2所述的半导体器件的制备方法，其特征在于，步骤A400中，在从Si基载盘分离所述SiC衬底时，通过蚀刻工艺去除所述封止层。4.根据权利要求1所述的半导体器件的制备方法，其特征在于，步骤A200包括：采用光刻工艺在所述外延层注入N<...

【专利技术属性】
技术研发人员：严立巍，文锺，符德荣，
申请(专利权)人：浙江同芯祺科技有限公司，
类型：发明
国别省市：