一种半导体器件及其制造方法技术

本申请实施例提供了一种半导体器件及其制造方法，方法包括：在晶圆表面形成的晶体管阵列的各柱状沟道的周围，形成环绕柱状沟道的栅极；栅极包括相互连接的第一栅极和第二栅极，且第一栅极以第一包围角度包围柱状沟道，第二栅极以第二包围角度包围柱状沟道；第一栅极沿柱状沟道延伸方向的长度小于第二栅极沿柱状沟道延伸方向的长度。本申请中源极和漏极分别位于柱状沟道延伸方向的两端，栅极位于柱状沟道周围，缩小了晶体管阵列的面积。且第一栅极沿柱状沟道延伸方向的长度小于第二栅极沿柱状沟道延伸方向的长度，减少了栅极与源极/漏极的重叠面积，改善了栅极诱导漏极泄露带来的漏电流问题。带来的漏电流问题。带来的漏电流问题。

【技术实现步骤摘要】
一种半导体器件及其制造方法


[0001]本申请涉及半导体
，涉及但不限于一种半导体器件及其制造方法。

技术介绍

[0002]晶体管在电子设备中被广泛地用作开关器件或驱动装置。例如，晶体管可以用于动态随机存储器(Dynamic Random Access Memory，DRAM)中，用于控制每一存储单元中的电容，并且由多个晶体管组成的晶体管阵列可以用于半导体存储器件中。
[0003]晶体管阵列主要包括平面晶体管阵列和填埋式沟道晶体管阵列，然而不论是平面晶体管阵列还是填埋式沟道晶体管阵列，都会占用较大面积。

技术实现思路

[0004]有鉴于此，本申请的主要目的在于提供一种半导体器件及其制造方法。
[0005]为达到上述目的，本申请的技术方案是这样实现的：
[0006]本申请实施例提供一种半导体器件的制造方法，所述半导体器件包括晶体管阵列；所述方法包括：
[0007]在晶圆表面形成晶体管阵列的柱状沟道；其中，所述柱状沟道的延伸方向垂直于所述晶圆表面；所述柱状沟道沿平行于所述晶圆表面的第一方向和平行于所述晶圆表面的第二方向阵列分布；
[0008]在所述晶体管阵列的各所述柱状沟道的周围，形成环绕所述柱状沟道的栅极；所述栅极包括相互连接的第一栅极和第二栅极，且所述第一栅极以第一包围角度包围所述柱状沟道，所述第二栅极以第二包围角度包围所述柱状沟道；在所述晶体管阵列的各所述柱状沟道的所述延伸方向的两端分别形成晶体管的源极和漏极；
[0009]其中，所述第一栅极沿所述柱状沟道延伸方向的长度小于所述第二栅极沿所述柱状沟道延伸方向的长度。上述方案中，所述第一包围角度与所述第二包围角度的比值范围为1:3
‑
3:1。
[0010]上述方案中，所述在晶圆表面形成晶体管阵列的柱状沟道，包括：
[0011]从所述晶圆表面刻蚀，形成阵列分布的所述柱状沟道和所述柱状沟道之间的第一凹槽。
[0012]上述方案中，所述在所述晶体管阵列的各柱状沟道的周围，形成环绕所述柱状沟道的栅极，包括：
[0013]在所述第一凹槽中沉积绝缘材料，形成包围各所述柱状沟道的第一绝缘层；
[0014]刻蚀所述第一绝缘层，形成环绕每一所述柱状沟道的第二凹槽；其中，所述第二凹槽包括暴露所述柱状沟道部分侧壁的第一子凹槽和暴露所述柱状沟道部分侧壁的第二子凹槽；所述第一子凹槽的刻蚀深度不超过所述第二子凹槽的刻蚀深度；
[0015]在所述第一子凹槽和所述第二子凹槽内填充导电材料，以分别形成所述第一栅极和所述第二栅极。
[0016]上述方案中，在所述第二凹槽内填充金属材料之前，所述方法还包括：
[0017]通过所述第二凹槽对所述柱状沟道暴露的所述侧壁进行氧化处理，在所述柱状沟道的所述侧壁形成栅极氧化层。
[0018]上述方案中，所述在所述晶体管阵列的各柱状沟道的周围，形成环绕所述柱状沟道的栅极之后，还包括：
[0019]刻蚀形成第三凹槽，所述第三凹槽沿所述第二方向贯穿所述晶体管阵列中位于同一列的所述柱状沟道，并暴露位于同一列的所述柱状沟道的一侧壁上的栅极；
[0020]在所述第三凹槽沿内填充导电材料，以使位于同一列的所述柱状沟道的各所述栅极相互连接，形成沿所述第二方向延伸的字线。
[0021]上述方案中，所述刻蚀形成第三凹槽之前，所述方法还包括：
[0022]沿所述柱状沟道的延伸方向对环绕所述柱状沟道的栅极进行刻蚀，以形成环绕每一所述柱状沟道的第四凹槽；所述第四凹槽的刻蚀深度小于所述第一子凹槽的刻蚀深度；
[0023]在所述第四凹槽中沉积绝缘材料，形成包围各柱状沟道的第二绝缘层。
[0024]上述方案中，所述第二栅极沿所述柱状沟道延伸方向的长度大于或等于所述源极和所述漏极之间的柱状沟道的长度。
[0025]上述方案中，所述第一栅极沿所述柱状沟道延伸方向的长度小于所述源极和所述漏极之间的柱状沟道的长度。
[0026]上述方案中，所述方法还包括：
[0027]形成位线，所述位线与所述晶体管阵列中各晶体管的源极或漏极连接；
[0028]形成存储电容，所述存储电容的第一电极与所述晶体管阵列中各晶体管的漏极或源极连接，所述存储电容的第二电极接公共端，所述存储电容用于存储写入所述半导体器件的数据。
[0029]本申请实施例还提供了一种半导体器件，包括：
[0030]具有柱状沟道的晶体管阵列；其中，所述晶体管阵列的各所述柱状沟道沿第一方向和第二方向阵列分布，所述柱状沟道的延伸方向垂直于所述第一方向和所述第二方向构成的平面；
[0031]环绕所述晶体管阵列的各所述柱状沟道的栅极；所述栅极包括相互连接的第一栅极和第二栅极，且所述第一栅极以第一包围角度包围所述柱状沟道，所述第二栅极以第二包围角度包围所述柱状沟道；
[0032]所述晶体管阵列的各所述柱状沟道的所述延伸方向的两端分别具有晶体管的源极和漏极；
[0033]其中，所述第一栅极沿所述柱状沟道延伸方向的长度小于所述第二栅极沿所述柱状沟道延伸方向的长度。
[0034]上述方案中，所述第一包围角度与所述第二包围角度的比值范围为1:3
‑
3:1。
[0035]上述方案中，所述第二栅极沿所述柱状沟道延伸方向的长度大于或等于所述源极和所述漏极之间的柱状沟道的长度。
[0036]上述方案中，包括：
[0037]位线，与所述晶体管阵列中各晶体管的源极或漏极连接；
[0038]存储电容，所述存储电容的第一电极与所述晶体管阵列中各晶体管的漏极或源极
连接，所述存储电容的第二电极接公共端，所述存储电容用于存储写入所述半导体器件的数据。
[0039]本申请实施例所提供的半导体器件的制造方法，所述半导体器件包括晶体管阵列；所述方法包括：在晶圆表面形成晶体管阵列的柱状沟道；其中，所述柱状沟道的延伸方向垂直于所述晶圆表面；所述柱状沟道沿平行于所述晶圆表面的第一方向和平行于所述晶圆表面的第二方向阵列分布；在所述晶体管阵列的各柱状沟道的周围，形成环绕所述柱状沟道的栅极；所述栅极包括相互连接的第一栅极和第二栅极，且所述第一栅极以第一包围角度包围所述柱状沟道，所述第二栅极以第二包围角度包围所述柱状沟道；在所述晶体管阵列的各所述柱状沟道的所述延伸方向的两端分别形成晶体管的源极和漏极；其中，所述第一栅极沿所述柱状沟道延伸方向的长度小于所述第二栅极沿所述柱状沟道延伸方向的长度。该制造方法形成的晶体管阵列的源极和漏极分别位于沿柱状沟道延伸方向的两端，而所述延伸方向垂直于晶圆表面，并且栅极位于所述柱状沟道的周围，如此，极大地缩小了晶体管阵列的面积，提高了器件的存储密度。且进一步地，通过控制栅极的形成工艺以使第一栅极沿所述柱状沟道延伸方向的长度小于第二栅极沿所述柱状沟道延伸方向的长度，从而减少了栅极与源极/漏极的重叠面积。如此，在极大程度上改善了栅极诱导漏极泄露带来的漏电流问题，提高了器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述半导体器件包括晶体管阵列；所述方法包括：在晶圆表面形成晶体管阵列的柱状沟道；其中，所述柱状沟道的延伸方向垂直于所述晶圆表面；所述柱状沟道沿平行于所述晶圆表面的第一方向和平行于所述晶圆表面的第二方向阵列分布；在所述晶体管阵列的各所述柱状沟道的周围，形成环绕所述柱状沟道的栅极；所述栅极包括相互连接的第一栅极和第二栅极，且所述第一栅极以第一包围角度包围所述柱状沟道，所述第二栅极以第二包围角度包围所述柱状沟道；在所述晶体管阵列的各所述柱状沟道的所述延伸方向的两端分别形成晶体管的源极和漏极；其中，所述第一栅极沿所述柱状沟道延伸方向的长度小于所述第二栅极沿所述柱状沟道延伸方向的长度。2.根据权利要求1所述的方法，其特征在于，所述第一包围角度与所述第二包围角度的比值范围为1:3
‑
3:1。3.根据权利要求1所述的方法，其特征在于，所述在晶圆表面形成晶体管阵列的柱状沟道，包括：从所述晶圆表面刻蚀，形成阵列分布的所述柱状沟道和所述柱状沟道之间的第一凹槽。4.根据权利要求3所述的方法，其特征在于，所述在所述晶体管阵列的各柱状沟道的周围，形成环绕所述柱状沟道的栅极，包括：在所述第一凹槽中沉积绝缘材料，形成包围各所述柱状沟道的第一绝缘层；刻蚀所述第一绝缘层，形成环绕每一所述柱状沟道的第二凹槽；其中，所述第二凹槽包括暴露所述柱状沟道部分侧壁的第一子凹槽和暴露所述柱状沟道部分侧壁的第二子凹槽；所述第一子凹槽的刻蚀深度不超过所述第二子凹槽的刻蚀深度；在所述第一子凹槽和所述第二子凹槽内填充导电材料，以分别形成所述第一栅极和所述第二栅极。5.根据权利要求4所述的方法，其特征在于，在所述第二凹槽内填充金属材料之前，所述方法还包括：通过所述第二凹槽对所述柱状沟道暴露的所述侧壁进行氧化处理，在所述柱状沟道的所述侧壁形成栅极氧化层。6.根据权利要求4所述的方法，其特征在于，所述在所述晶体管阵列的各柱状沟道的周围，形成环绕所述柱状沟道的栅极之后，还包括：刻蚀形成第三凹槽，所述第三凹槽沿所述第二方向贯穿所述晶体管阵列中位于同一列的所述柱状沟道，并暴露位于同一列的所述柱状沟道的一侧壁上的栅极；在所述第三凹槽沿内填充导电材料，以使位于同一列的所述柱状沟道的各所述栅极相互连接，形成沿所述第二方向延伸的字...

【专利技术属性】
技术研发人员：孙超，江宁，刘威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：