提供绝热时序电路能源的可控三相功率时钟发生器制造技术

提供绝热时序电路能源的可控三相功率时钟发生器，本发明专利技术组成包括：三相方波发生器电路和波形转换与输出电路两部分，已有绝热同步时序电路的研究仍有部分地方仿效着直流源的传统同步时序电路实现方式：先设计时钟边沿触发的触发器，如Ｄ触发器，Ｔ触发器，ＪＫ触发器等；然后化简各时钟边沿触发的触发器激励函数，求出简化的Ｄ表达式，简化的Ｔ表达式，简化的Ｊ表达式，简化的Ｋ表达式等，由此实现绝热同步时序电路。组合电路满足：ｔ时刻的稳定输出仅仅依赖于ｔ时刻的输入，而与ｔ时刻以前的输入状态无关。本发明专利技术主要用于低功耗超大规模数字集成电路，在电池供电的各类便携式计算机及其通信设备等民用和军用领域应用前景广阔。

【技术实现步骤摘要】

本专利技术涉及一种提供绝热时序电路能源的可控三相功率时钟发生器，属于低功耗超大规 模数字集成电路VLSI
技术背景-现有技术和存在问题已有绝热同步时序电路的研究仍有部分地方仿效着直流源的传统同步时序电路实现方 式先设计时钟边沿触发的触发器，如D触发器，T触发器，JK触发器等；然后化简各时钟 边沿触发的触发器激励函数，求出简化的D表达式，简化的T表达式，简化的J表达式，简 化的K表达式等，由此实现绝热同步时序电路。注意在传统同步时序电路中，描述触发器 激励函数的这些简化的表达式可以是二级、三级或多级的组合逻辑表达式，多级的组合逻辑 表达式用多级门电路构成，也即如果实用中时序电路的激励函数很复杂，对于采用直流能源 的传统时序电路，复杂激励函数很容易用多级组合电路来实现(常用二级或三级组合电路实 现)。这是传统时序电路的设计方法，将时序电路看作由组合电路和存储电路二大部分构成， 二大部分在空间上是可分割的，存储电路由N个触发器构成，组合电路由若干门电路构成， 在空间上彼此分开。组合电路满足t时刻的稳定输出仅仅依赖于t时刻的输入，而与t时 刻以前的输入状态无关。然而绝热组合电路不满足上述组合电路定义，这是因为实际上绝热 组合电路含有时序的特征，含有有延迟和记忆成分，不是组合逻辑函数简单的实现，也即绝 热组合电路和绝热记忆元件是彼此包含，将'绝热时序电路'看作为由在空间上可分割的'绝 热组合电路'和'绝热存储电路，二大部分构成不完全符合绝热时序电路的特点。硬要按此 二大部分划分，实现起来很困难。当必须用多级绝热组合电路实现时，每增加l级绝热组合 电路必须增加l个时钟，对常用二或三级组合绝热电路需要增加2或3个时钟，除了需要增 加时钟个数之外，含有有延迟和记忆成分是不能忽略的。在这样情况下，目前的绝热时序电 路设计集中在用单级激励函数(组合逻辑函数)实现，对含有复杂的多级组合逻辑函数的绝 热时序电路实际应用有难度。迄今为止，对提供绝热时序电路能源的功率时钟源的电路研究的很少，已有关于绝热电 路的研究大部分集中在绝热电路本身功耗的降低，其中功率时钟源大部分采用理想的电压源 和理想的时钟波形，在此基础上单纯的研究绝热电路本身绝热性能，常常忽略对实际的功率 时钟源的电路的研究，甚至没有考虑太多的时钟个数和太理想的时钟波形造成功率时钟源 的电路的实现的困难。用理想的功率时钟源研究成功不等于用实际的功率时钟源就能实现， 只有同时研究出相配合的实际的功率时钟源电路，并且用这个功率时钟源电路提供给所研究 的绝热电路，将功率时钟源电路和绝热电路配合在一起研究，这样研究成功才是真正的成功。 以此同时在满足电路绝热性能和稳定性可靠性的前提下，考虑实用功率时钟波形和选择最利 时钟个数也是很重要的。
技术实现思路
本专利技术的目的是提供一种功率时钟发生器，可以将其和绝热CMOS时序电路配合在一起 去设计，使得绝热时序电路的功耗与其它非绝热时序电路的功耗相比，有大幅度的降低的提 供绝热时序电路能源的可控三相功率时钟发生器。上述的目的通过以下的技术方案实现一种提供绝热时序电路能源的可控三相功率时钟发生器，其组成包括三相方波发生器 电路和波形转换与输出电路，所述的三相方波发生器电路，由6个NM0S管(n" n2 、 ir，、 、 n5、 nB)和6个PM0S管(p,、 p2 、 p3、 p4、 p5、 pe)组成，其中所述的NMOS管n,和所述的PMOS 管p,，所述的NMOS管rh和所述的PMOS管p 所述的NMOS管n:,和所述的PMOS管p:,各自组成 三个CMOS反相器Am,、 Ani2和Am,，即每对管的栅极相接，作为反相器输入；每对管的漏极相 接，作为反相器输出；所述的NMOS管n,、 n2和仏的源极各自接3个控制管n4、 115和116的漏 极，所述的NMOS管n4、 &和n6的源极接Vrc;管Pl、 p2和p3、的源极各自接3个控制管p4、 "和P6的漏极，所述的PM0S管p4、 P5和P6的的源极接V" VC=_1.5V， V^—3.0V; 6个控制 管的栅极都接方波cp"将三个CMOS反相器Am,、 Am2和Anfe首尾相接即成为可控循环振荡器 的形式，所述的CMOS反相器Am,、 Am2和Am3的三个输出各自为Qsa、 Q^和Qs。，由Qsa、 Q.化和 (L输出三个相位差为120°的方波，方波周期是CP4周期三倍；所述的CP4来自石英晶体振荡 器输出的方波，由所述的cp,控制可控三相功率时钟发生器的频率。上述的提供绝热时序电路能源的可控三相功率时钟发生器，所述的波形转换与输出电路 3个PM0S管(p7、 ps 、 p9)， 3个NPN管(Qs2、 Qsl、 Qs。)， 3个并联谐振回路(L。 C 、匚C,、 L2C2)和3个电阻(Ro、 R,、 R2)组成；3个并联谐振回路(L。C。、 L, d、 L2 C2)的一端接Vc， 而L。 C。、 L, C,、 L2 C2的另一端各自接(L、 Qu和CL。的集电极，Qs2、 Q sl和Q s。的射极接V。 它们的基极各自接P7、 Ps和p9的漏极，3个电阻(R。、 R,、 R2)的一端接Ve，另一端各自接 p7、 ps和P9的源极，三相方波发生器的输出CL、 Q^和Qs。各自接P7、 p8和P9的栅极，在3个 NPN管的集电极(L、 Qs,和Qs。输出近正弦形波的三相时钟cp2、 cp,和cp。，波峰近0V，波谷 近一3.0V， Vf—1.5V， Vcc=_3.0V;表明直流工作电压为1.5V,获得峰一峰值为3. 0V的近 正弦形波的三相时钟的输出；所述的cr、 cp,和cp。输出到二级激励绝热CMOS时序电路。上述的提供绝热时序电路能源的可控三相功率时钟发生器，所述的波形转换与输出电路 由3个PM0S管(p7、 p8 、 p9)， 3个NM0S管(n7、 n8 、 na)和3个并联谐振回路(L。 C。、 L, d、 L2 C2)组成，3个并联谐振回路(L。 C。、 L, C,、 L2 C2)的一端接Vc,而L。 C。、 L d、 L2 C2的另一端各自接ri7、 n8 、 ru的漏极和p7、 pH 、 &的漏极，3个管p7、 ps 、 P9的栅极和 源极都接Vc;，三相方波发生器的输出Qsa、 Qsb和CL各自接n7、 n8 、 ru的栅极；在n" n8 、 ru的漏极各自输出近梯形波的三相时钟cp2、 cpi和cp。，波顶近0V，波底近一3. 0V， Ve—1. 5V， Vcc=_3. 0V，表明直流工作电压为1. 5V，获得幅值为3. 0V的近梯形波的三相时钟的输出，cp2、 cp,和cp。输出到二级激励绝热CMOS时序电路。这个技术方案有以下有益效果1. 本专利技术公开一种提供绝热时序电路能源的近正弦形的可控三相功率时钟发生器电路和 近梯形的可控三相功率时钟发生器电路，将绝热CMOS时序电路和功率时钟发生器配合在一 起去设计，使得绝热时序电路的功耗与其它非绝热时序电路的功耗相比，有大幅度的降低。2. 与本专利技术产品相配合使用的二级激励绝热CMOS时序电路中的绝热锁存器由三管绝热 反相器内核和由它组成的绝热锁存器、每一级绝热锁存器可包含一级绝热本文档来自技高网...

【技术保护点】
一种提供绝热时序电路能源的可控三相功率时钟发生器，其组成包括：三相方波发生器电路和波形转换与输出电路两部分，其特征是：所述的三相方波发生器电路，由６个ＮＭＯＳ管（ｎ↓［１］、ｎ↓［２］、ｎ↓［３］、ｎ↓［４］、ｎ↓［５］、ｎ↓［６］）和６个ＰＭＯＳ管（ｐ↓［１］、ｐ↓［２］、ｐ↓［３］、ｐ↓［４］、ｐ↓［５］、ｐ↓［６］）组成，其中所述的ＮＭＯＳ管ｎ↓［１］和所述的ＰＭＯＳ管ｐ↓［１］，所述的ＮＭＯＳ管ｎ↓［２］和所述的ＰＭＯＳ管ｐ↓［２］，所述的ＮＭＯＳ管ｎ↓［３］和所述的ＰＭＯＳ管ｐ↓［３］各自组成三个ＣＭＯＳ反相器Ａｍ↓［１］、Ａｍ↓［２］和Ａｍ↓［３］，即每对管的栅极相接，作为反相器输入；每对管的漏极相接，作为反相器输出；所述的ＮＭＯＳ管ｎ↓［１］、ｎ↓［２］和ｎ↓［３］的源极各自接３个控制管ｎ↓［４］、ｎ↓［５］和ｎ↓［６］的漏极，所述的ＮＭＯＳ管ｎ↓［４］、ｎ↓［５］和ｎ↓［６］的源极接Ｖ↓［ＣＣ］；管ｐ↓［１］、ｐ↓［２］和ｐ↓［３］、的源极各自接３个控制管ｐ↓［４］、ｐ↓［５］和ｐ↓［６］的漏极，所述的ＰＭＯＳ管ｐ↓［４］、ｐ↓［５］和ｐ↓［６］的的源极接Ｖ↓［Ｃ］，Ｖ↓［Ｃ］＝－１．５Ｖ，Ｖ↓［ＣＣ］＝－３．０Ｖ；６个控制管的栅极都接方波ｃｐ↓［４］；将三个ＣＭＯＳ反相器Ａｍ↓［１］、Ａｍ↓［２］和Ａｍ↓［３］首尾相接即成为可控循环振荡器的形式，所述的ＣＭＯＳ反相器Ａｍ↓［１］、Ａｍ↓［２］和Ａｍ↓［３］的三个输出各自为Ｑ↓［ｓａ］、Ｑ↓［ｓｂ］和Ｑ↓［ｓｃ］，由Ｑ↓［ｓａ］、Ｑ↓［ｓｂ］和Ｑ↓［ｓｃ］输出三个相位差为１２０°的方波，方波周期是ｃｐ↓［４］周期三倍；所述的ｃｐ↓［４］来自石英晶体振荡器输出的方波，由所述的ｃｐ↓［４］控制可控三相功率时钟发生器的频率，所述的波形转换与输出电路３个ＰＭＯＳ管（ｐ↓［７］、ｐ↓［８］、ｐ↓［９］），３个ＮＰＮ管（Ｑ↓［ｓ２］、Ｑ↓［ｓ１］、Ｑ↓［ｓ０］），３个并联谐振回路（Ｌ↓［０］Ｃ↓［０］、Ｌ↓［１］Ｃ↓［１］、Ｌ↓［２］Ｃ↓［２］）和３个电阻（Ｒ↓［０］、Ｒ↓［１］、Ｒ↓［２］）组成；３个并联谐振回路（Ｌ↓［０］Ｃ↓［０］、Ｌ↓［１］Ｃ↓［１］、Ｌ↓［２］Ｃ↓［２］）的一端接Ｖ↓［Ｃ］，而Ｌ↓［０］Ｃ↓［０］、Ｌ↓［１］Ｃ↓［１］、Ｌ↓［２］Ｃ↓［２］的另一端各自接Ｑ↓［ｓ２］、Ｑ↓［ｓ１］和Ｑ↓［ｓ０］的集电极，Ｑ↓［ｓ２］、Ｑ↓［ｓ１］和Ｑ...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘莹，方倩，方振贤，
申请(专利权)人：黑龙江大学，方倩，刘莹，
类型：发明
国别省市：93[中国|哈尔滨]