主从式系统及其副集成电路技术方案

本发明专利技术公开一种主从式系统，包括一主集成电路、一第一副集成电路及一第二副集成电路。该主集成电路的第一中断接脚连接该第一副集成电路的第二中断接脚，该主集成电路的第一多功能接脚连接该第二副集成电路的第二多功能接脚。在一正常模式下，该第一中断接脚及该第一多功能接脚用于分别接收一第一中断信号及一第二中断信号，该第二中断接脚及该第二多功能接脚分别用于送出该第一中断信号及该第二中断信号。在一定址模式下，该第一多功能接脚用于传送一地址信号，该第二多功能接脚用于接收该地址信号，该第二副集成电路根据该地址信号将原本的预设地址变更为一新地址。号将原本的预设地址变更为一新地址。号将原本的预设地址变更为一新地址。

Master slave system and its sub integrated circuit

【技术实现步骤摘要】
主从式系统及其副集成电路


[0001]本专利技术有关一种主从式系统，特别是关于一种具有良好扩充性的主从式系统。

技术介绍

[0002]图1显示传统的主从式系统10，其包括一个主集成电路12以及两个副集成电路14及16。主集成电路12通过集成电路总线(inter
‑
integrated circuit bus；I2C bus)与副集成电路14及16进行通讯。主集成电路12的时脉接脚CLK_h1连接副集成电路14的时脉接脚CLK_s1以及连接副集成电路16的时脉接脚CLK_s2，主集成电路12通过时脉接脚CLK_h1传送时脉信号SCL1给副集成电路14及16。主集成电路12的数据接脚D_h1连接副集成电路14的数据接脚D_s1及副集成电路16的数据接脚D_s2，主集成电路12通过数据接脚D_h1传送数据信号SDA1给副集成电路14及16。主集成电路12的接脚INT_h1及INT_h2分别连接副集成电路14的接脚INT_s1及副集成电路16的接脚INT_s2，主集成电路12通过接脚INT_h1及INT_h2分别接收来自副集成电路14的中断(interrupt)信号SINT1及副集成电路16的中断信号SINT2。
[0003]然而，副集成电路14及16的地址在出厂时已设定好，而且同一型号的副集成电路14及16的地址是相同的，因此在副集成电路14及16共享主集成电路12的接脚CLK_h1及D_h1的情况下，主集成电路12无法根据地址来选择与副集成电路14或16沟通。已知的解决方式是由主集成电路12通过时脉信号SCL1及数据信号SDA1的改变顺序决定要和副集成电路14或16进行沟通。例如，如图2所示，当数据信号SDA1早于时脉信号SCL1变为低准位时，这代表主集成电路12选择副集成电路14进行沟通。相反的，当数据信号SDA1晚于时脉信号SCL1变为低准位时，这代表主集成电路12选择副集成电路16进行沟通。
[0004]然而，时脉信号SCL1及数据信号SDA1的改变顺序只有两种情况，因此传统的主从式系统10最多只能有两个副集成电路14及16，一旦多于两个副集成电路，主集成电路12便无法选择要与哪个副集成电路进行沟通，这限制了主从式系统10的扩充性。

技术实现思路

[0005]本专利技术的目的之一，在于提出一种具有良好扩充性的主从式系统及其副集成电路。
[0006]根据本专利技术，一种主从式系统，包括一主集成电路、一第一副集成电路及一第二副集成电路。该主集成电路具有一第一中断接脚及一第一多功能接脚。该第一副集成电路具有一预设地址以及具有连接该第一中断接脚的一第二中断接脚。该第二副集成电路具有该预设地址以及具有连接该第一多功能接脚的一第二多功能接脚。在一正常模式下，该第一中断接脚及该第一多功能接脚用于分别接收一第一中断信号及一第二中断信号，该第二中断接脚及该第二多功能接脚分别用于送出该第一中断信号及该第二中断信号。在一定址模式下，该第一多功能接脚用于传送一地址信号，该第二多功能接脚用于接收该地址信号，该第二副集成电路根据该地址信号决定一不同于该预设地址的新地址。
[0007]根据本专利技术，一种具有一预设地址的副集成电路包括一多功能接脚以及一主控单
元。该多功能接脚在一定址模式下用于接收一地址信号，在一正常模式下用于发送一中断信号。该主控单元连接该多功能接脚，根据一更换地址命令将该副集成电路由该正常模式切换至该定址模式，其中在该定址模式下，该主控单元根据该地址信号决定一不同于该预设地址的新地址。
附图说明
[0008]图1显示传统的主从式系统。
[0009]图2显示传统的主从式系统选择副集成电路的方式。
[0010]图3显示本专利技术的主从式系统的第一实施例在正常模式的配置。
[0011]图4显示本专利技术的主从式系统的第一实施例在定址模式的配置。
[0012]图5显示本专利技术主从式系统的动态定址的操作流程。
[0013]图6显示本专利技术的主从式系统的第二实施例在定址模式的配置。
[0014]附图标记说明：10
‑
主从式系统；12
‑
主集成电路；14
‑
副集成电路；16
‑
副集成电路；20
‑
主从式系统；22
‑
主集成电路；24
‑
副集成电路；26
‑
副集成电路；262
‑
主控单元；30
‑
主从式系统；32
‑
主集成电路；34
‑
副集成电路；36
‑
副集成电路。
具体实施方式
[0015]图3显示本专利技术的主从式系统的第一实施例。在图3中，主从式系统20包括一个主集成电路22以及两个副集成电路24及26。主集成电路22的时脉接脚CLK_h1连接副集成电路24的时脉接脚CLK_s1以及连接副集成电路26的时脉接脚CLK_s2，主集成电路22通过时脉接脚CLK_h1传送时脉信号SCL1给副集成电路24及26。主集成电路22的数据接脚D_h1连接副集成电路24的数据接脚D_s1及副集成电路26的数据接脚D_s2，主集成电路22通过数据接脚D_h1传送数据信号SDA1给副集成电路24及26。主集成电路22的中断接脚INT_h1连接副集成电路24的中断接脚INT_s1，而主集成电路22的多功能接脚MF_h1连接副集成电路26的多功能接脚MF_s2，其中多功能接脚MF_h1及MF_s2可以是但不限于通用型输入输出(General
‑
purpose input/output；GPIO)接脚。如图3所示，主从式系统20操作在正常模式时，副集成电路24及26分别通过中断接脚INT_s1及多功能接脚MF_s2传送中断信号SINT1及SINT2至主集成电路22的中断接脚INT_h1及多功能接脚MF_h1。换言之，多功能接脚MF_h1及MF_s2在正常模式下是作为中断接脚，其中多功能接脚MF_h1被设定为输入接脚，多功能接脚MF_s2被设定为输出接脚。
[0016]副集成电路24及26具有相同的预设地址，例如“1000001”，为了区分副集成电路24及26，本专利技术的主从式系统10具有一定址模式来重新设定副集成电路24及/或副集成电路26的地址。图4显示图3的主从式系统在定址模式的配置。图5显示本专利技术主从式系统的动态定址的操作流程。参照图4及图5，在主从式系统20被启动时，主集成电路22会进入定址模式将多功能接脚MF_h1设定为输出接脚，并通过数据接脚D_h1送出更换地址命令Add_ch给副集成电路26，如步骤S10所示。副集成电路26中的主控单元262根据数据接脚D_s2所接收到的更换地址命令Add_ch将副集成电路26由正常模式切换至定址模式，并且将多功能接脚MF_s2设定为输入接脚，如步骤S12所示。主控单元262连接至副集成电路26的各个接脚CLK_s2、D_s2及MF_s2以接收接脚上的信号或提供信号至接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种主从式系统，其特征在于，包括：一主集成电路，具有一第一中断接脚及一第一多功能接脚；一第一副集成电路，具有一预设地址以及具有连接该第一中断接脚的一第二中断接脚；一第二副集成电路，具有该预设地址以及具有连接该第一多功能接脚的一第二多功能接脚；其中，在一正常模式下，该第一中断接脚及该第一多功能接脚用于分别接收一第一中断信号及一第二中断信号，该第二中断接脚及该第二多功能接脚分别用于送出该第一中断信号及该第二中断信号；其中，在一定址模式下，该第一多功能接脚用于传送一地址信号，该第二多功能接脚用于接收该地址信号，该第二副集成电路根据该地址信号决定一不同于该预设地址的新地址。2.如权利要求1所述的主从式系统，其特征在于，该第二副集成电路改变该第二副集成电路的该预设地址的至少一个位以产生该新地址。3.如权利要求2所述的主从式系统，其特征在于，该第二副集成电路使用该地址信号的一个位取代该预设地址的一个位以产生该新地址。4.如权利要求1所述的主从式系统，其特征在于，该主集成电路还包括一第一数据接脚用于在该定址模式下输出一更换地址命令，以及该第二副集成电路还包括一第二数据接脚用于接收该更换地址命令，该第二副集成电路因应该更换地址命令根据该地址信号决定该新地址。5.如权利要求1所述...

【专利技术属性】
技术研发人员：方智仁，吴高彬，罗展鹏，
申请(专利权)人：义明科技股份有限公司，
类型：发明
国别省市：