现场可编程门阵列制造技术

现场可编程门阵列，涉及集成电路技术。本发明专利技术包括ＳＲＡＭ单元，还包括刷新电路，所述ＳＲＡＭ单元由ＭＯＳ管和电容组成，所述刷新电路为ＳＲＡＭ单元提供电容刷新。本发明专利技术的有益效果是，由于本发明专利技术的ＳＲＡＭ结构比现有技术大为简化，相应的芯片面积可以减少很多，有利于芯片的高度集成化和小型化。

【技术实现步骤摘要】

本专利技术涉及集成电路技术。
技术介绍
FPGA (field programmable gate arrays,现场可编程门阵列)相 对于ASIC而言，具有两个最主要的优点1，没有NRE费用。2， 更短的time to market。因此FPGA在市场上获得了很大的商业 成功。FPGA示意图如图1。FPGA由以下几部分组成CLB、互联资源、IO。(1) 可编程的逻辑功能块LB(Logic Block):是实现用户功能的 基本单元，它们通常排列成一个阵列，散布于整个芯片；(2) 可编程的输入输出块IO (Input/Output)cell:完成芯片上 逻辑与外部封装脚的接口 ，常围绕着阵列于芯片四周；(3) 可编程的互连资源IR (interconnection resources):它们 将各个可编程逻辑块或I/O块连接起来，构成特定功能的电路。以上三个部分都是可编程的，其可编程的基本实现结构由一个存储单元控制一个传输管构成，如图2所示。如果存储单元存储值为'r，则传输管开启，否则关闭，FPGA内部存在大量的这种基本控制单元， 通过这些基本控制单元开启、关闭的组合，FPGA可实现各种逻辑。 传统的RAM单元如图3所示，该单元由6管组成，Tl、 T2、 T3、 T4组成首尾相接的反向器构成的锁存结构，用于存储信息，当字线Z有效(为高电平)时，传输管T5、 T6开启，位线上的信息被传送到 锁存结构中存储直到下次字线Z有效为止。但这种结构需要6个MOS 管，占用了FPGA芯片大量的面积，在集成电路日益追求高度集成化 和小型化的现状下，芯片面积的过度占用无疑是十分不利的。
技术实现思路
本专利技术所要解决的技术问题是，提供一种新的现场可编程门阵 列，较现有技术，具有更小的芯片面积。本专利技术解决所述技术问题采用的技术方案是，现场可编程门阵 列，包括SRAM单元，还包括刷新电路，所述SRAM单元由MOS 管和电容组成，所述刷新电路为SRAM单元提供电容刷新。进一步的说，所述刷新单元由定时控制器、地址产生器、外部存 储器和数据寄存器构成，定时控制器与地址产生器连接，外部存储器 和FPGA内部的SRAM单元连接到地址产生器，外部存储器还与数 据寄存器连接，数据寄存器与SRAM单元连接。更进一步的，所述SRAM单元由两个MOS管和两个电容组成， 第一个MOS管、两个电容、第二个MOS管在两根位线之间顺次串 联，两个电容之间的连接点接地，字线与两个MOS管的栅极连接。本专利技术的有益效果是，由于本专利技术的SRAM结构比现有技术大 为简化，相应的芯片面积可以减少很多，有利于芯片的高度集成化和 小型化。以下结合附图和具体实施方式对本专利技术作进一步的说明。 附图说明图1是FPGA的结构示意图。图2是可编程部分的基本结构示意图。 图3是现有技术的6管SRAM原理示意图。 图4是本专利技术的一个实施方式的示意图。 图5是刷新单元的结构示意图。具体实施方式 参见图2。本实施方式的SRAM单元由2个MOS传输管和2个电容组成， 电容Ci、 C2用于存储信息，当字线Z有效(为高电平)时，传输管 Tl、 T2开启，位线上的信息被传送到锁存结构中存储直到下次字线 Z有效为止。但这种结构只需要2个MOS管，可节省大量的FPGA 芯片面积，从而提高FPGA芯片的集成度。但由于电容缓慢放电，存储的信息可能丢失，所以需要额外附加 定时刷新电路。刷新电路原理图如图5所示。刷新电路由定时控制器(实质是循环计数器，循环值为地址数)、 地址产生器(实质是译码器，将定时控制器的计数输出译码成单元地 址)、外部存储器、数据寄存器以及FPGA内部存储单元等构成，其 中外部存储器与FPGA内部存储互为镜像，即相同地址内存储相同的 值。由于传统的FPGA也有外部存储器和FPGA内的RAM，本专利技术 额外增加的只有定时控制器、地址产生器、数据寄存器。刷新电路的原理是，定时控制器产生定时信号控制地址产生器产 生地址，该地址将外部存储器相应地址内的数据读出，并通过数据寄存器寄存；同时该地址也将FPGA内相应的2管存储单元选中，而后， 外部存储器的数据重新写入FPGA内部的2管存储单元中，完成相应 地址的存储单元内容的刷新，重复此过程就可完成整个FPGA内部的 所有2管存储单元刷新。作为一个实施例，FPGA内的2管存储单元必须2 m s刷新一次， 地址为"l 0 1"的2管存储单元存储的值为'1'(高电平)，由于电 容放电，电容上的电荷减少，高电平逐渐减少，在高电平变为低电平 前，在定时控制器的控制下，地址产生器产生"l 0 0 l"的地址值， 选通外部存储器"l 0 0 l"地址的存储单元，由于外部存储器与 FPGA内部存储互为镜像，该地址内存储的'1'值被读出并稳定寄存 在数据寄存器中，同时，产生的"l 0 0 1"的地址也选通FPGA内部 的2管存储单元，使其单元内的字线Z为高电平，Tl、 T2打开， 位线W上的'1 ，被传送至C 1 、 C2，对其充电，补充电荷，这一过 程在2 m s后由定时控制器再次启动重复。权利要求1、现场可编程门阵列，包括SRAM单元，其特征在于，还包括刷新电路，所述SRAM单元由MOS管和电容组成，所述刷新电路为SRAM单元提供电容刷新。2、 如权利要求1所述的现场可编程门阵列，其特征在于，所述 刷新单元由定时控制器、地址产生器、外部存储器和数据寄存器构成， 定时控制器与地址产生器连接，外部存储器和FPGA内部的SRAM 单元连接到地址产生器，外部存储器还与数据寄存器连接，数据寄存 器与SRAM单元连接。3、 如权利要求1所述的现场可编程门阵列，其特征在于，所述 SRAM单元由两个MOS管(Tl、 T2)和两个电容(Cl、 C2)组成， MOS管(Tl)、电容(Cl)、电容(C2)、 MOS管(T2)在两根位线 之间顺次串联，电容(Cl)、电容(C2)之间的连接点接地，字线与 MOS管(Tl、 T2)的栅极连接。全文摘要现场可编程门阵列，涉及集成电路技术。本专利技术包括SRAM单元，还包括刷新电路，所述SRAM单元由MOS管和电容组成，所述刷新电路为SRAM单元提供电容刷新。本专利技术的有益效果是，由于本专利技术的SRAM结构比现有技术大为简化，相应的芯片面积可以减少很多，有利于芯片的高度集成化和小型化。文档编号H03K19/177GK101447787SQ20081014811公开日2009年6月3日 申请日期2008年12月30日 优先权日2008年12月30日专利技术者威 李, 平 李, 李文昌 申请人:成都华微电子系统有限公司本文档来自技高网...

【技术保护点】
现场可编程门阵列，包括ＳＲＡＭ单元，其特征在于，还包括刷新电路，所述ＳＲＡＭ单元由ＭＯＳ管和电容组成，所述刷新电路为ＳＲＡＭ单元提供电容刷新。

【技术特征摘要】

【专利技术属性】
技术研发人员：李平，李威，李文昌，
申请(专利权)人：成都华微电子系统有限公司，
类型：发明
国别省市：90[中国|成都]