半导体结构及其形成方法技术

一些实施例涉及半导体结构，该半导体结构包括半导体衬底以及设置在半导体衬底上方的n个互连结构。互连结构包括介电结构和在介电结构中彼此堆叠的多个金属线。衬底通孔(TSV)延伸穿过半导体衬底以接触多个金属线中的金属线。保护套沿着TSV的外侧壁设置，并且将TSV的外侧壁与互连结构的介电结构分开。本申请的实施例还涉及形成半导体结构的方法。施例还涉及形成半导体结构的方法。施例还涉及形成半导体结构的方法。

Semiconductor structure and its forming method

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请的实施例涉及半导体结构及其形成方法。

技术介绍

[0002]现代集成芯片包含数十亿或数万亿个半导体器件。半导体器件通过形成在集成芯片上的器件之上的后段制程金属互连层电互连。典型的集成芯片包括嵌入介电材料内的多个后段制程金属互连层。金属互连层包含与金属通孔垂直地耦接在一起的金属线的对应的层。金属互连层的尺寸从连接到器件的细金属线增加到连接到芯片外组件的粗金属线。

技术实现思路

[0003]本申请的一些实施例提供了一种半导体结构，包括：半导体衬底；互连结构，设置在所述半导体衬底上方，所述互连结构包括介电结构和在所述介电结构中彼此堆叠的多个金属线；衬底通孔(TSV)，延伸穿过所述半导体衬底以与所述多个金属线中的金属线接触；以及保护套，沿着所述衬底通孔的外侧壁设置并且将所述衬底通孔的外侧壁与所述互连结构的所述介电结构分开。
[0004]本申请的另一些实施例提供了一种形成半导体结构的方法，包括：接收半导体衬底；形成第一介电层，所述第一介电层包括在所述半导体衬底的上部表面上方的第一介电材料；在所述第一介电层中形成第一导电部件，并且同时形成具有由所述第一介电材料填充的第一开口的第一导电环结构；形成第二介电层，所述第二介电层包括在所述第一介电层上方并且在所述第一导电部件上方的第一介电材料；在所述第二介电层中形成第二导电部件，并且同时形成具有由所述第一介电材料填充的第二开口的第二导电环结构，其中所述第一导电环结构和所述第二导电环结构都沿着公共轴线延伸以建立保护套；执行蚀刻以从沿着所述第一导电环结构的所述公共轴线去除所述第一介电材料，去除所述半导体衬底的部分并且从沿着所述第一导电环结构和所述第二导电环结构的所述公共轴线去除所述第一介电材料以形成到所述半导体衬底中并且穿过所述保护套的开口；以及利用导电材料填充所述开口以建立沿着所述公共轴线的衬底通孔(TSV)。
[0005]本申请的又一些实施例提供了一种半导体结构，包括：半导体衬底，所述半导体衬底包括导电器件部件；底部介电层，设置在所述半导体衬底上方，所述底部介电层具有第一介电常数；下部金属部件，所述下部金属部件设置在所述底部介电层中并且接触所述导电器件部件；中间介电层，设置在所述底部介电层上方，所述中间介电层具有比所述第一介电常数小的第二介电常数；中间金属部件，设置在所述中间介电层中并且耦接至所述下部金属部件；上部介电层，设置在所述中间介电层上方，所述上部介电层具有所述第二介电常数；上部金属部件，设置在所述上部介电层中并且通过所述下部金属部件和通过所述中间金属部件耦接至所述导电器件部件；衬底通孔(TSV)，延伸穿过所述半导体衬底，穿过所述底部介电层，并且穿过所述中间介电层以接触所述上部金属部件；以及保护金属套，沿着所述衬底通孔的外侧壁设置并且将所述衬底通孔的所述外侧壁与所述中间介电层分开，所述
保护金属套具有下部表面，所述保护金属套的下部表面与所述下部金属部件的上部表面齐平并且向上延伸至所述衬底通孔的上部表面。
附图说明
[0006]当结合附图阅读时，根据以下详细描述可以最好地理解本公开的各方面。注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了讨论的清楚，各种部件的尺寸可以任意增加或减小。
[0007]图1示出了半导体结构的一些实施例的截面图，该半导体结构包括衬底通孔(TSV)和将TSV的侧壁与相邻的介电层分开的保护套。
[0008]图2示出了与图1的一些实施例一致的半导体结构的俯视图。
[0009]图3示出了半导体结构的一些实施例的截面图，该半导体结构包括衬底通孔(TSV)和将TSV的侧壁与相邻的介电层分开的保护套。
[0010]图4示出了半导体结构的一些实施例的截面图，该半导体结构包括TSV和将TSV的侧壁与相邻的介电层分开的保护套。
[0011]图5A示出了半导体结构的一些实施例的截面图，该半导体结构包括TSV和将TSV的侧壁与相邻的介电层分开的保护套。
[0012]图5B示出了包括TSV的半导体结构的一些可选实施例的截面图。
[0013]图5C示出了包括TSV的半导体结构的一些可选实施例的截面图。
[0014]图6示出了描述根据本公开的方法的一些实施例的流程图。
[0015]图7
‑
图16示出了一系列截面图，其共同示出了根据本公开的一些实施例的用于制造半导体结构的工艺。
[0016]图17
‑
图23示出了一系列截面图，其共同示出了根据本公开的其他实施例的用于制造半导体结构的工艺。
具体实施方式
[0017]本公开提供了用于实施本公开的不同部件的许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本公开。当然，这些仅是示例，并不旨在进行限制。例如，在下面的描述中，第一部件形成在第二部件上方或上可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可包括其中另外的部件可以在第一和第二部件之间形成的实施例，使得第一和第二部件可以不直接接触。另外，本公开可以在各个示例中重复参考标号和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指定各个实施例和/或所讨论的结构之间的关系。
[0018]此外，本文中可使用空间相对术语，诸如“在
…
之下”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等，用于便于描述以描述图中所示的一个元件或部件与另一个元件或部件的关系。除了在图中描绘的方位之外，空间相对术语还旨在涵盖器件在使用或操作中的不同方位。该装置可以以其他方式定位(旋转90度或在其他定位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
[0019]现代集成芯片包括一个或多个半导体衬底，其中设置了数十亿或数万亿个半导体器件。当芯片包括彼此堆叠的多个衬底时，每个衬底可以包括对应的互连结构，其中，给定
衬底的半导体器件通过形成在与该衬底对应的互连结构中的后段制程(BEOL)金属线电互连。例如，典型的互连结构包括嵌入介电材料内的多个BEOL金属互连层。金属互连层包含与金属通孔垂直地耦接在一起的金属线的对应的层。给定衬底的金属互连层的尺寸从靠近衬底的细金属线增加到远离衬底的粗金属线。通常，金属线层由数字表示，该数字随着距衬底的距离增加而增加
‑
例如，最接近衬底的金属线层可以称为金属0层，线的下一线层可以称为金属1层，然后称为金属2层，依此类推。
[0020]因为现代集成芯片可以包括多个衬底，在一些情况下，提供穿过衬底的电连接是有利的，从而实现用于将不同衬底上的器件彼此连接的另外的路径。这是通过使用由导电材料制成的衬底通孔(TSV)来实现的，该衬底通孔从衬底的第一面延伸并穿过整个衬底，然后从衬底的第二面出来，接合在最接近衬底第二面的细BEOL金属线(例如，M0线)上。本公开的一些方面在于，如果这样的TSV接合在较厚、较高的金属线层上(而不是较低、较薄的金属线层上)，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：半导体衬底；互连结构，设置在所述半导体衬底上方，所述互连结构包括介电结构和在所述介电结构中彼此堆叠的多个金属线；衬底通孔(TSV)，延伸穿过所述半导体衬底以与所述多个金属线中的金属线接触；以及保护套，沿着所述衬底通孔的外侧壁设置并且将所述衬底通孔的外侧壁与所述互连结构的所述介电结构分开。2.根据权利要求1所述的半导体结构，其中，所述多个金属线包括金属1线和金属3线，并且所述保护套具有内侧壁，所述保护套的内侧壁与所述衬底通孔的所述外侧壁从对应于所述金属1线的第一高度到对应于所述金属3线的第二高度直接接触。3.根据权利要求1所述的半导体结构，其中，至少一个下部金属线设置在所述金属线和所述半导体衬底的上部表面之间，并且所述金属线对应于最远离所述半导体衬底的上部表面的所述衬底通孔的顶面。4.根据权利要求3所述的半导体结构，其中，所述金属线具有第一厚度以及所述至少一个底部金属线具有小于所述第一厚度的第二厚度。5.根据权利要求1所述的半导体结构，其中，所述保护套包括与所述金属线相同的金属，并且所述保护套的外侧壁包括在所述保护套的高度上方变化的一系列脊。6.根据权利要求1所述的半导体结构，其中，所述保护套包括：第一金属环，设置在所述半导体衬底的上方的第一高度处，所述第一高度对应于所述多个金属线的第一金属线；第二金属环，接触所述第一金属环的上部表面，所述第二金属环设置在所述半导体衬底的上方的第二高度处，所述第二高度对应于所述互连结构的第一通孔。7.根据权利要求6所述的半导体结构，其中，所述第一金属环具有第一环形厚度并且所述第二金属环具有不同于所述第一环形厚度的第二环形厚度。8.根据权利要求1所述的半导体结构，其中，所述衬底通孔从所述半导体衬底的最下部表面到所述保护套的上部表面显示恒定的宽度。9.一种形成半导体结构的方法，包括：接收半导体衬底；形成第一介电层，所述第一介电层包括在所述半...

【专利技术属性】
技术研发人员：李政勋，高敏峰，林杏芝，刘人诚，杨敦年，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：