一种启动重置电路及其相关方法技术

一种启动重置电路，包含：　一时钟信号产生器，用来产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间具有一相位差；以及　一数据触发器，该数据触发器接收一工作电压，该数据触发器包括一输入端、一时钟输入端及一输出端，该 输入端用以接收该第一时钟信号，该时钟输入端用以接收该第二时钟信号，该输出端用以输出一重置信号。

【技术实现步骤摘要】

本专利技术涉及一种启动重置电路，特别是涉及适用于低电压系统的启动重 置电路。
技术介绍
在现今的电子装置中，为了能使电路能正常运作，通常会发送一启动重置信号(RESET)给所有必须要作重置的电路组件以确立有正确的初始值， 进而能正确地运作执行。然而，目前已知的启动重置电路，利用一比较器来将一参考电压与IC 内部的电压源^进行比较。该参考电压可由一能隙电压产生器(bandgap voltage generator)来产生。关于能隙电压产生器的结构与功能已为此领 域的技术人员所已知，故不再另赘述于此。图1示出了已知的启动重置电路 100。如图1所示，已知的启动重置电路100包含一比较器102及一能隙电 压产生器104。 一旦电路启动时，该比较器102比较该电压源^以及来自该 能隙电压产生器104的一参考电压^/以输出一启动重置信号。其中，在电路启动初期，该电压源乙会持续上升，而该参考电压^:/维持不变。若是电 压源^仍低于该参考电压^/，则会将该启动重置信号(RESET)设为逻辑l (亦即高电平电压)，进行启动重置的执行。反之，则会将启动重置信号 (RESET)设为逻辑0 (亦即低电平电压)，终止启动重置的执行。此已知的作法，因其电路(例如比较器、能隙电压产生器)所需的电 路面积较大。相对地，其所需消耗的功率也会较多。另外，随着半导体科技 的迅速发展，IC内部电路的尺寸变得越来越小，且其内部的线路及各项组件 的配置渐趋复杂。换言之，半导体工艺也因此朝着微小化迈进以因应这种变 化，甚至是达到奈米等级的地步。于是，IC内部电路所须的电压源^也会 随着越来越小。对于此点，已知的启动重置电路无法在较低的电压源^下正 常运作。至此，可明显得知，已知的启动重置电路较为复杂。相对地，其所需的4电路面积也会较大。同时，其所需消耗的功率也会较多。因此，亟需要一种 新颖的专利技术以解决上述及未来面临的问题。
技术实现思路
本专利技术的目的之一，在于提供一种启动重置电路及方法，在于控制电路 正常运作前，能正确发送一重置的信号给所有须作启动重置的电路。本专利技术的目的之一，在于提供一种启动重置电路及方法，可兼顾到电路 的尺寸大小及耗电多少。本专利技术的目的之一，在于提供一种启动重置电路及方法，可因应未来电 路朝向低电压化的趋势而提出一因应之道。依据本专利技术实施例，其披露一种启动重置电路，该启动重置电路包括 一时钟信号产生器，用来产生一第一时钟信号与一第二时钟信号，其中该第 一与该第二时钟信号之间具有一相位差，且该第一与该第二时钟信号的频率 实质上相同；以及一数据触发器，该数据触发器接收一工作电压，该数据触 发器包括一输入端、 一时钟输入端及一输出端，该输入端用以接收该第一时 钟信号，该时钟输入端用以接收该第二时钟信号，该输出端用以输出一重置 信号，其中该数据触发器的一设定时间与该工作电压相对应。依据本专利技术实施例，其披露一种启动重置电路，该启动重置电路包括 一振荡器，用来产生一第一时钟信号与一第二时钟信号，且该第一与该第二 时钟信号之间具有一相位差；以及一数据触发器，耦接至该振荡器，该数据 触发器包含 一第一锁存电路，接收该第一与该第二时钟信号，该第一锁存 电路通过该第二时钟信号取样该第一时钟信号以输出 一取样信号；以及一第 二锁存电路，接收该取样信号，该第二锁存电路通过该第二时钟信号取样该 取样信号以输出一重置信号。依据本专利技术实施例，其披露一种产生启动重置信号的产生方法，包含 产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间 具有一相位差，且该第一与该第二时钟信号的频率实质上相同；以及利用一 数据触发器的一输入端以接收该第一时钟信号，其中该数据触发器具有一设 定时间，且该设定时间与该数据触发器所接受的一工作电压相对应；利用该 数据触发器的一时钟输入端以接收该第二时钟信号；利用该数据触发器的一 输出端以输出一重置信号。通过上述的说明，无论电路采用何种电压，启动重置的操作都可通过本 专利技术而得到适当的运作。于此，可见本案为一新颖的专利技术。附图说明为使本专利技术的上迷和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下图l是已知技术的电路示意图2为本专利技术的启动重置电路的方块图3为根据本专利技术的一实施例的启动重置电路；图4为电路的电压启动波形图5A为根据本专利技术的一实施例在电压源较阈值电压低时的启动重置电 路的电压重置波形图；以及图5B为根据本专利技术的一实施例在电压源较阈值电压高时的启动重置电 路的电压重置波形图。附图符号说明100已知技术的启动重置电路102比较器104能隙电压产生器200使用本专利技术的完整电路210电源供应器220核心电路300本专利技术的启动重置电路310数据触发器312第一锁存314第二锁存320时钟信号产生器400电路的启动重置波形图D数据输入端Sl节点CK时钟致能输入端CKB与a具相反输入的时钟致能输入端Q数据输出端RESET启动重置信号电压源阈^直电压参考电压X多重相位振荡器的第X个相位Y多重相位振荡器的第Y个相位具体实施例方式因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可 直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至 该第二装置。图2示出了使用本专利技术的一实施例的启动重置电路300的一完整电路 200。如图2所示，该完整电路200包含一启动重置电路300及一核心电路 (core circuit) 220。 一实施例，该启动重置电路300及该核心电3各220 位于一集成电路(IC)内。该启动重置电路300及该核心电路220接收一工作 电压^，该工作电压^来自一电源供应器210。图3示出了根据本专利技术的一实施例的启动重置电路300。如图3所示， 该启动重置电路300包含一数据触发器310及一时钟信号产生器320。其中， 该数据触发器310包含一第一锁存312与一第二锁存314。且，该数据触发 器310包含有一数据输入端D、 一时钟致能输入端CK及一数据输出端Q。其 中，该数据输入端D与该时钟致能输入端CK分别与来自于该时钟信号产生 器320的两不同相位X及Y耦接，而该数据输出端Q则是用以输出一启动重 置信号(RESET)。该时钟信号产生器320可有几种实施方式，例如该时钟 信号产生器320的一实施例为一多重相位振荡器；又例如该时钟信号产生 器320包括一时钟信号产生单元以及一可调式延迟电路，该时钟信号产生单 元用以产生一时钟信号，该可调式延迟电路延迟该时钟信号以产生一延迟时 钟信号，该时钟信号与该延迟时钟信号具有一相位差。一般而言，电路的电压源耦接至一大电容用以降低噪声的干扰。因此， 在电路启动的时候，电压会以一具斜面(ramp)的方式緩慢地由0充电至^。 当电压源的电压尚未达到阈值电压(threshold voltage) ^时，则该^:据 输出端Q会为逻辑1。当电压源的电压已达到阈值电压^时，则该数据输出 端Q会为逻辑0。图4示出了电路的电压启动波形示意图。这里，我们使用一广为本领域技术人员所已知的公式来辅助说明，亦即 当该数据触发器310在不同的电压源&"下，会有不同的设定时间(setup time),该设定时间(set叩time)相对于该数据触发器310中的一锁本文档来自技高网...

【技术保护点】
一种启动重置电路，包含：　一时钟信号产生器，用来产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间具有一相位差；以及　一数据触发器，该数据触发器接收一工作电压，该数据触发器包括一输入端、一时钟输入端及一输出端，该输入端用以接收该第一时钟信号，该时钟输入端用以接收该第二时钟信号，该输出端用以输出一重置信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪英真，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71