半导体封装用底部填充膜和利用其的半导体封装的制造方法技术

本发明专利技术提供半导体封装用底部填充膜和利用其的半导体封装的制造方法，涉及通过包含最低熔融粘度低的粘接层从而能够在半导体封装时使孔隙产生最小化而提高封装的连接可靠性的半导体封装用底部填充膜和利用其的半导体封装的制造方法。封装的制造方法。封装的制造方法。

Bottom filling film for semiconductor packaging and manufacturing method of semiconductor packaging using the same

【技术实现步骤摘要】
【国外来华专利技术】半导体封装用底部填充膜和利用其的半导体封装的制造方法


[0001]本专利技术涉及半导体封装用底部填充膜和利用其的半导体封装的制造方法，具体而言，涉及能够在制造半导体封装时使孔隙(void)产生最少化而提高封装的可靠性的半导体封装用底部填充膜和利用其的半导体封装的制造方法。

技术介绍

[0002]近年来，随着电子设备的小型化、高密度化，能够将半导体元件以尽可能小的面积进行安装的倒装芯片(flip
‑
chip)封装制造方法受到关注。
[0003]在制造倒装芯片封装时，在半导体芯片与封装基板之间的空间配置底部填充(underfill)。底部填充不仅保护封装结构免受机械冲击以及接合部的腐蚀之类的外部影响，而且使由芯片与基板间的热膨胀系数差异引起的应力最小化，由此起到提高封装制品的可靠性的作用。
[0004]这样的底部填充由如下方式形成：在实施焊料回流(solder reflow)工序之后，利用针头之类的设备在半导体芯片与封装基板之间的空间填充液态底部填充树脂，然后使其固化。
[0005]但是，液态底部填充树脂的填充工序需要在半导体芯片与封装基板之间的空间的所有区域均匀地提供底部填充树脂。因此，需要确保用于使针头沿着半导体芯片的侧面按照一定的轨迹移动的针头移动空间，不仅如此，还需要确保用于配置针头的富裕空间。因此，产生空间损耗，这成为将使用倒装芯片的制品小型化时的制约因素。
[0006]此外，液态底部填充树脂的填充工序中，由于印刷电路基板的电路图案和接合焊盘以及半导体芯片的焊料，液态底部填充树脂的扩散速度产生差异，因此在底部填充内会产生气隙或空隙。这样的气隙或空隙不仅降低底部填充功能，而且会由于水分长期渗透而成为使封装的可靠性降低的原因。

技术实现思路

[0007]技术课题
[0008]本专利技术的目的在于提供一种半导体封装用底部填充膜，其能够简化半导体封装时的接合工序，并且使孔隙(void)产生最少化而提高连接可靠性。
[0009]本专利技术的另一目的在于提供制造半导体封装的方法，其利用上述底部填充膜来简化接合工序且提高生产效率，同时连接可靠性优异。
[0010]解决课题的方法
[0011]为了实现上述技术课题，本专利技术提供一种半导体封装用底部填充膜，其包含基材和粘接层，该粘接层配置在上述基材的一面且在160至170℃时的最低熔融粘度为3000Pa.s以下。
[0012]此外，本专利技术提供半导体封装的制造方法，其包括：在具备凸块的半导体芯片的凸块上压接上述底部填充膜的粘接层的步骤；使上述压接有粘接层的半导体芯片的凸块在与
上述凸块位置相对应的区域在具备接合焊盘的封装基板的接合焊盘上对齐的步骤；使上述半导体芯片的凸块熔融而使半导体芯片与封装基板连接的步骤；以及使配置在上述连接后的半导体芯片与封装基板之间的粘接层固化的步骤。
[0013]专利技术效果
[0014]本专利技术通过包含最低熔融粘度低的粘接层，从而能够简化半导体封装时的接合工序，并且使孔隙产生最小化而提高封装的连接可靠性。
附图说明
[0015]图1是概略性示出本专利技术的第一实施例的半导体封装用底部填充膜的截面图。
[0016]图2是概略性示出本专利技术的第二实施例的半导体封装用底部填充膜的截面图。
[0017]图3至图6是用于概略性说明本专利技术的半导体封装的制造方法的各工序的截面图。
[0018]**符号说明**
[0019]10A、10B：底部填充膜，
ꢀꢀꢀꢀ
11：基材，
[0020]12：粘接层，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
12
’
：固化后的粘接层，
[0021]13：第二基材，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
20：半导体芯片，
[0022]21：凸块，
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
30：封装基板，
[0023]31：接合焊盘。
具体实施方式
[0024]以下，对本专利技术进行说明。
[0025]<半导体封装用底部填充膜>
[0026]图1是概略性示出本专利技术的第一实施例的半导体封装用底部填充膜的截面图，图2是概略性示出本专利技术的第二实施例的半导体封装用底部填充膜的截面图。
[0027]本专利技术的底部填充膜10A、10B是用于缓解在半导体封装时施加到半导体芯片的凸块与封装基板的接合焊盘的连接部的应力(stress)的非导电性粘接膜，如图1和图2所图示的那样，包含基材11和配置在上述基材的一面上的粘接层12。选择性地，可以进一步包含配置在上述粘接层的另一面的另一基材(以下，称为“第二基材”)13(参照图2)。
[0028]以下，参照图1来说明本专利技术的第一实施例的半导体封装用底部填充膜10A。
[0029]1)基材
[0030]本专利技术的底部填充膜中，基材11是在支撑粘接层的同时保护粘接层的表面的部分，在使用底部填充膜时会被剥离而去除。
[0031]作为这样的基材11，只要是作为本领域通常已知的塑料膜而能够进行剥离的就可以无限制地使用，也可以使用脱模纸。
[0032]作为可使用的塑料膜的非限制性例子，有聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯等聚酯膜、聚乙烯膜、聚丙烯膜、玻璃纸、二乙酰纤维素膜、三乙酰纤维素膜、乙酰纤维素丁酸酯膜、聚氯乙烯膜、聚偏二氯乙烯膜、聚乙烯醇膜、乙烯
‑
乙酸乙烯酯共聚物膜、聚苯乙烯膜、聚碳酸酯膜、聚甲基戊烯膜、聚砜膜、聚醚醚酮膜、聚醚砜膜、聚醚酰亚胺膜、聚酰亚胺膜、氟树脂膜、聚酰胺膜、丙烯酸树脂膜、降冰片烯系树脂膜、环烯烃树脂膜等。这样的塑料膜可以为透明或半透明，此外，也可以被着色或未被着色。
作为一例，基材11可以为聚对苯二甲酸乙二醇酯(PET)。作为另一例，基材11可以为聚酰亚胺(PI)。
[0033]在这样的塑料膜上可以配置有脱模层。脱模层能够在将基材11与粘接层12分离时以维持粘接层形状而不使其受损的状态使基材与粘接层容易地分离。这里，脱模层可以是通常使用的膜类型的脱模物质。
[0034]脱模层中所使用的脱模剂的成分没有特别限定，可以使用本领域已知的通常的脱模剂成分。作为其非限制性例子，可以举出环氧系脱模剂、由氟树脂构成的脱模剂、有机硅系脱模剂、醇酸树脂系脱模剂、水溶性高分子等。此外，视需要可以包含粉末型填料、比如硅、二氧化硅等作为脱模层的成分。此时，微粒形态的粉末填料可以混用两种类型的粉末填料，此时，它们的平均粒径可以考虑所形成的表面粗糙度来适宜选择。
[0035]这样的脱模层的厚度可以在本领域已知的通常范围内适宜调节。
[0036]本专利技术中，基材11的厚度没有特别限定，可以在本领域已知的通常范围内调节，比如，可以为约25至150μm，具体可以为约30至100μm，更具体可以为约30至50μm。
[0037]本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体封装用底部填充膜，其包含基材和粘接层，所述粘接层配置在所述基材的一面且在160至170℃时的最低熔融粘度为3000Pa.s以下。2.根据权利要求1所述的半导体封装用底部填充膜，所述粘接层位于具备凸块的半导体芯片与具备接合焊盘的封装基板之间，在200℃、30～100N、1～3秒的条件下进行压接时所述粘接层的孔隙面积率每1
㎡
为1％以下。3.根据权利要求2所述的半导体封装用底部填充膜，所述粘接层的厚度为所述半导体芯片与封装基板间的间隔的80至120％范围。4.根据权利要求1所述的半导体封装用底部填充膜，差示扫描量热计(DSC)上的起始温度为160至220℃范围。5.根据权利要求1所述的半导体封装用底部填充膜，所述粘接层为粘接树脂组合物的固化物，所述粘接树脂组合物包含(a)含有液态环氧树脂、苯氧树脂和多官能性环氧树脂的环氧树脂；(b)酸酐系固化剂；(c)含氮(N)杂环化合物；以及(d)填料。6.根据权利要求5所述的半导体封装用底部填充膜，所述含氮杂环化合物为选自由以下化学式2所表示的化合物和以下化学式3所表示的化合物所组成的组中的一种以上，[化学式2][化学式3]所述化学式2和3中，n1为1或2，n2为0至2的整数，X1至X6彼此相同或不同，各自独立地为N或C(R1)，其中，X1至X6中的一个以上为N，Y1至Y6彼此相同或不同，各自独立地为N(R2)或C(R3)(R4)，其中，Y1至Y6中的一个以上为N(R2)，此时，多个C(R1)彼此相同或不同，多个N(R2)彼此相同或不同，多个C(R3)(R4)彼此相...

【专利技术属性】
技术研发人员：崔泰镇，朴守仁，
申请(专利权)人：株式会社斗山，
类型：发明
国别省市：