【技术实现步骤摘要】
电平转换电路及包括电平转换电路的芯片
[0001]本公开涉及集成电路
，尤其涉及一种电平转换电路及包括电平转换电路的芯片。
技术介绍
[0002]在深亚微米芯片中，器件特征尺寸大大降低，如栅氧化层厚度和沟道长度，随之电源电压必须降低以匹配逐渐减小的器件，否则栅氧化层可能被击穿或者晶体管沟道可能被贯穿。如，对于90nm技术，电源电压为1.0V。然而，现在常见的芯片电源电压为3V或2.5V，故，必须采用电平转换电路从而把外部高电压信号转换为相应的内部低电压信号，并把内部的低电压信号转换为相应的外部高电压信号，或者，对芯片内部不同模块(不同电压域)之间的工作电压进行电平转换。另外，不同模块之间信号传输也需要通过电平转换电路切换工作电压。
[0003]然而，现有电平转换电路转换效率低，且当采用电平转换电路对输入电压变化较大的电路模块之间进行电平转换时，电平转换电路适应性差，无法处理电压较低的输入信号。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
[0005]本公开提供一种电平转换电路及包括电平转换电路的芯片，至少在一定程度上克服相关技术中提供的电平转换电路无法处理电压较低的输入信号的问题。
[0006]本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
[0007]根据本公开的一个方面，提供一种电平转换电路，包括：>[0008]电平转换模块，具有输入端、输出端和偏置电流控制端，用于在所述偏置电流控制端输入的偏置电流控制下，对所述输入端接收的输入信号进行电平转换，并通过所述输出端输出电平转换后的信号；
[0009]电流偏置模块，连接在第一电源和所述电平转换模块的所述偏置电流控制端之间，用于向所述电平转换模块提供所述偏置电流，以加速所述电平转换模块的电平转换输出。
[0010]在本公开的一个实施例中，所述电流偏置模块包括：
[0011]偏置电压产生模块，用于输出偏置电压；
[0012]偏置电流控制模块，连接所述偏置电压产生模块，用于在所述偏置电压的控制下生成所述偏置电流，通过所述偏置电流控制端向所述电平转换模块提供所述偏置电流。
[0013]在本公开的一个实施例中，所述偏置电压产生模块连接所述第一电源，并通过第一节点向所述偏置电流控制模块提供所述偏置电压，所述偏置电流控制模块连接所述第一
电源和所述电平转换模块的偏置电流控制端。
[0014]在本公开的一个实施例中，所述偏置电压产生模块包括：
[0015]第一PMOS晶体管，所述第一PMOS晶体管的源极连接所述第一电源，栅极和漏极均连接所述第一节点；
[0016]第一NMOS晶体管，所述第一NMOS晶体管的漏极连接所述第一节点，栅极用于接收参考电压，源极连接第二电源，所述第二电源的电压低于所述第一电源的电压。
[0017]在本公开的一个实施例中，所述参考电压低于所述第一电源的电压，所述参考电压高于所述第二电源的电压，所述参考电压与所述输入信号的高电平电压相同。
[0018]在本公开的一个实施例中，所述偏置电压产生模块包括：
[0019]第一PMOS晶体管，所述第一PMOS晶体管的源极连接所述第一电源，栅极和漏极均连接所述第一节点；
[0020]第二PMOS晶体管，所述第二PMOS晶体管的源极连接所述第一节点，栅极和漏极连接第二节点，所述第二节点与第二电源电连接，所述第二电源的电压低于所述第一电源的电压。
[0021]在本公开的一个实施例中，所述偏置电压产生模块还包括第一电阻单元，所述第一电阻单元串联在所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的源极之间，或者，所述第一电阻单元串联在所述第二节点与所述第二电源之间。
[0022]在本公开的一个实施例中，所述偏置电流控制模块包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一电源，栅极通过所述第一节点连接所述偏置电压产生模块，漏极连接所述电平转换模块的偏置电流控制端。
[0023]在本公开的一个实施例中，所述电平转换电路包括多个电平转换模块，所述电流偏置模块包括一个偏置电压产生模块和多个偏置电流控制模块，所述多个偏置电流控制模块均连接同一个所述偏置电压产生模块，每个所述偏置电流控制模块分别连接一个所述电平转换模块的偏置电流控制端。
[0024]在本公开的一个实施例中，所述电流偏置模块通过电流源或带隙基准电路实现。
[0025]在本公开的一个实施例中，所述电平转换模块包括：
[0026]上拉单元，通过所述偏置电流控制端与所述电流偏置模块连接，连接所述输出端；
[0027]反相单元，连接所述输入端、第二电源和第三电源，用于产生并输出所述输入信号的反相信号，所述第三电源的电压与所述输入信号的高电平电压相同；
[0028]下拉单元，连接所述上拉单元、所述第二电源、所述输入端、所述反相单元和所述输出端，接收所述输入信号和所述反相单元输出的所述输入信号的反相信号。
[0029]在本公开的一个实施例中，所述第三电源的电压低于所述第一电源的电压，所述第三电源的电压高于所述第二电源的电压，所述第三电源的电压与所述输入信号的高电平电压相同。
[0030]在本公开的一个实施例中，当所述输入信号为低电平时，所述电平转换模块响应于所述输入信号的反相信号，所述下拉单元将输出端电压拉至低电平；
[0031]当所述输入信号为高电平时，所述电平转换模块响应于所述输入信号，所述上拉单元将输出端电压拉至高点平。
[0032]在本公开的一个实施例中，所述上拉单元包括：
[0033]第四PMOS晶体管，所述第四PMOS晶体管的源极连接所述偏置电流控制端，栅极连接所述输出端，漏极连接第三节点；
[0034]第五PMOS晶体管，所述第五PMOS晶体管的源极连接所述偏置电流控制端，栅极连接所述第三节点，漏极连接所述输出端。
[0035]在本公开的一个实施例中，所述下拉单元包括：
[0036]第二NMOS晶体管，所述第二NMOS晶体管的漏极连接所述第三节点，栅极连接所述输入端，源极与所述第二电源电连接；
[0037]第三NMOS晶体管，所述第三NMOS晶体管的漏极连接所述输出端，栅极连接所述反相单元的输出端口，源极与所述第二电源电连接。
[0038]根据本公开的另一个方面，提供了一种芯片，包括：如上述的电平转换电路。
[0039]本公开实施例可以/至少具有以下优点：通过引入电流偏置模块，产生一个恒定的偏置电流，相比于现有直接将电平转换模块连接到第一电源的电平转换电路，在恒定的偏置电流影响下，可以限制电平转换模块的上拉电流，进而降低电平转换模块上拉电流较大对下拉速率的影响，减小对电平转换模块的下拉电压的要求，即降低对电平转换电路的输入本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电平转换电路，其特征在于，包括：电平转换模块，具有输入端、输出端和偏置电流控制端，用于在所述偏置电流控制端输入的偏置电流控制下，对所述输入端接收的输入信号进行电平转换，并通过所述输出端输出电平转换后的信号；电流偏置模块，连接在第一电源和所述电平转换模块的所述偏置电流控制端之间，用于向所述电平转换模块提供所述偏置电流，以加速所述电平转换模块的电平转换输出。2.根据权利要求1所述的电平转换电路，其特征在于，所述电流偏置模块包括：偏置电压产生模块，用于输出偏置电压；偏置电流控制模块，连接所述偏置电压产生模块，用于在所述偏置电压的控制下生成所述偏置电流，通过所述偏置电流控制端向所述电平转换模块提供所述偏置电流。3.根据权利要求2所述的电平转换电路，其特征在于，所述偏置电压产生模块连接所述第一电源，并通过第一节点向所述偏置电流控制模块提供所述偏置电压，所述偏置电流控制模块连接所述第一电源和所述电平转换模块的偏置电流控制端。4.根据权利要求3所述的电平转换电路，其特征在于，所述偏置电压产生模块包括：第一PMOS晶体管，所述第一PMOS晶体管的源极连接所述第一电源，栅极和漏极均连接所述第一节点；第一NMOS晶体管，所述第一NMOS晶体管的漏极连接所述第一节点，栅极用于接收参考电压，源极连接第二电源，所述第二电源的电压低于所述第一电源的电压。5.根据权利要求4所述的电平转换电路，其特征在于，所述参考电压低于所述第一电源的电压，所述参考电压高于所述第二电源的电压，所述参考电压与所述输入信号的高电平电压相同。6.根据权利要求3所述的电平转换电路，其特征在于，所述偏置电压产生模块包括：第一PMOS晶体管，所述第一PMOS晶体管的源极连接所述第一电源，栅极和漏极均连接所述第一节点；第二PMOS晶体管，所述第二PMOS晶体管的源极连接所述第一节点，栅极和漏极连接第二节点，所述第二节点与第二电源电连接，所述第二电源的电压低于所述第一电源的电压。7.根据权利要求6所述的电平转换电路，其特征在于，所述偏置电压产生模块还包括第一电阻单元，所述第一电阻单元串联在所述第一PMOS晶体管的漏极与所述第二PMOS晶体管的源极之间，或者，所述第一电阻单元串联在所述第二节点与所述第二电源之间。8.根据权利要求3所述的电平转换电路，其特征在于，所述偏置电流控制模块包括第三PMOS晶体管，所述第三PMOS晶体管的源极连接所述第一电源，栅极通过所述第一节点...
【专利技术属性】
技术研发人员：程伟杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。