阵列基板及显示面板制造技术

本申请提供一种阵列基板及显示面板，涉及显示技术领域。该阵列基板包括补偿晶体管、驱动晶体管、参考信号线、第一电源信号线和第一连接部；补偿晶体管连接于驱动晶体管的栅极与第二极之间，补偿晶体管的有源部包括导体部；第一连接部与参考信号线电连接，第一连接部在衬底上的正投影与导体部在衬底上的正投影存在重叠区域，且第一连接部在衬底上的正投影与第一电源信号线在衬底上的正投影不存在重叠区域。这样，在改善补偿晶体管的漏电现象的同时，可降低寄生电容并提高显示面板的透过率。可降低寄生电容并提高显示面板的透过率。可降低寄生电容并提高显示面板的透过率。

Array base plate and display panel

【技术实现步骤摘要】
阵列基板及显示面板


[0001]本申请涉及显示
，尤其涉及一种阵列基板及显示面板。

技术介绍

[0002]随着显示技术的不断发展，有机发光二极管(organic light
‑
emitting diode，OLED)显示面板，由于其具有的自发光、高响应速度、高对比度、可柔性化等特点，逐渐成为行业发展的趋势。
[0003]显示面板中的阵列基板包括像素驱动电路，该像素驱动电路包括驱动晶体管以及与驱动晶体管的栅极连接的补偿晶体管。补偿晶体管的漏电问题会导致驱动晶体管的栅极电压发生变化，使得驱动晶体管向发光器件提供的输出电流发生变化，从而导致显示面板出现闪烁(fliker)或者串扰(crosstalk)等画质问题。
[0004]因此，可通过改善补偿晶体管的漏电现象，来改善显示面板出现闪烁或者串扰等画质问题。但是，目前改善补偿晶体管的漏电现象的方式，会带来寄生电容增大以及透过率降低的问题。

技术实现思路

[0005]鉴于上述问题，本申请实施例提供一种阵列基板及显示面板，以在改善补偿晶体管的漏电现象的同时，降低寄生电容以及提高透过率。
[0006]为了实现上述目的，本申请实施例提供如下技术方案：
[0007]本申请实施例的第一方面提供一种阵列基板，包括：衬底以及设置在衬底上的多个像素驱动电路，每个像素驱动电路包括补偿晶体管、驱动晶体管、参考信号线、第一电源信号线和第一连接部；补偿晶体管的第一极与驱动晶体管的第二极电连接，补偿晶体管的第二极与驱动晶体管的栅极电连接；补偿晶体管的有源部包括导体部；第一连接部与参考信号线电连接，第一连接部在衬底上的正投影与导体部在衬底上的正投影存在重叠区域，且第一连接部在衬底上的正投影与第一电源信号线在衬底上的正投影不存在重叠区域。
[0008]这样，通过在每个像素驱动电路中增加第一连接部，将该第一连接部与参考信号线电连接，且该第一连接部与补偿晶体管的有源部中的导体部存在交叠以形成耦合电容，可提高补偿晶体管的有源部中的导体部的电位稳定性，从而改善补偿晶体管的漏电现象；并且，由于增加的第一连接部与第一电源信号线不存在重叠区域，即第一连接部与第一电源信号线存在一定间隔距离，则可以使得第二导电层中增加的第一连接部的面积较小，从而降低寄生电容并提高显示面板的透过率。
[0009]在一种可以实现的实施方式中，补偿晶体管的有源部还包括第一沟道区和第二沟道区，导体部位于第一沟道区与第二沟道区之间；导体部包括相互连接的第一导体部和第二导体部；第一导体部沿第一方向延伸，第二导体部沿第二方向延伸，第一方向与第二方向相交；第一连接部在衬底上的正投影，与第一导体部和/或第二导体部在衬底上的正投影存在重叠区域。这样，在第一连接部与第一导体部和第二导体部均交叠的情况下，第一连接部
与导体部之间形成的耦合电容的电容值较大，从而使得导体部的电位更加稳定；而在第一连接部与第一导体部或第二导体部交叠的情况下，第一连接部与导体部之间形成的耦合电容的电容值较小，从而可降低参考信号线的寄生电容。
[0010]在一种可以实现的实施方式中，每个像素驱动电路还包括第二连接部，第二连接部的一端与参考信号线电连接，第二连接部的另一端与第一连接部电连接。这样，基于阵列基板中原有的第二连接部，来使得第一连接部与参考信号线电连接，可使得增加的第一连接部的面积较小，从而降低参考信号线的寄生电容。
[0011]在一种可以实现的实施方式中，参考信号线与第一电源信号线异层设置，第一连接部与参考信号线同层设置，第二连接部与第一电源信号线同层设置。这样，通过将第一连接部与参考信号线同层设置，可降低阵列基板的总膜层数量，从而降低阵列基板的总厚度；并且，可降低第一连接部与补偿晶体管的导体部之间的间隔距离，从而提高第一连接部与补偿晶体管的导体部之间形成的耦合电容，以更好的改善补偿晶体管的漏电现象。
[0012]在一种可以实现的实施方式中，第一连接部与第二连接部同层设置，且第一连接部还与第一电源信号线同层设置。这样，通过将增加的第一连接部与第二连接部同层设置，可降低阵列基板的总膜层数量，从而降低阵列基板的总厚度；并且，当第一连接部与第二连接部同层设置时，第一连接部与第二连接部也就不需要通过贯穿的层间介质层的过孔来实现电连接，从而降低过孔制作时的工艺复杂度。
[0013]在一种可以实现的实施方式中，像素驱动电路还包括第一扫描信号线和第一复位晶体管；第一复位晶体管的栅极由第一扫描信号线控制，第一复位晶体管的第一极通过第二连接部与参考信号线电连接，第一复位晶体管的第二极与驱动晶体管的栅极电连接；第二连接部在衬底上的正投影，与第一扫描信号线在衬底上的正投影交叉设置；并且，在沿着第二方向上，第一连接部和参考信号线分别位于第一扫描信号线的两侧。这样，由于新增的第一连接部位于第一扫描信号线远离参考信号线的一侧，使得第一连接部的延伸长度较小，从而可降低第一连接部的面积，以降低寄生电容并提高显示面板的透过率。
[0014]在一种可以实现的实施方式中，每个像素驱动电路还包括第二扫描信号线、发光控制信号线和数据线；参考信号线、第一扫描信号线、第二扫描信号线和发光控制信号线沿第一方向延伸，第一电源信号线和数据线沿第二方向延伸，第一方向与第二方向相交；第一扫描信号线位于参考信号线与第二扫描信号线之间，第二扫描信号线位于第一扫描信号线与发光控制信号线之间。
[0015]在一种可以实现的实施方式中，补偿晶体管的栅极由第二扫描信号线控制，且补偿晶体管的栅极为第二扫描信号线中，与补偿晶体管的沟道区存在交叠区域的部位；每个像素驱动电路还包括：数据写入晶体管、第二复位晶体管、第一发光控制晶体管、第二发光控制晶体管和存储电容；数据写入晶体管的栅极由第二扫描信号线控制，数据写入晶体管的第一极与数据线电连接，数据写入晶体管的第二极与驱动晶体管的第一极电连接；第二复位晶体管的栅极由第一扫描信号线控制，第二复位晶体管的第一极通过第二连接部与参考信号线电连接，第二复位晶体管的第二极与发光器件的第一极电连接；第一发光控制晶体管的栅极由发光控制信号线控制，第一发光控制晶体管的第一极与第一电源信号线电连接，第一发光控制晶体管的第二极与驱动晶体管的第一极电连接；第二发光控制晶体管的栅极由发光控制信号线控制，第二发光控制晶体管的第一极与驱动晶体管的第二极电连
接，第二发光控制晶体管的第二极与发光器件的第一极电连接；存储电容的第一极板与驱动晶体管的栅极电连接，存储电容的第二极板与第一电源信号线电连接。这样，直接采用第二扫描信号线作为补偿晶体管的栅极，使得像素驱动电路的电路排布更加简单；并且，基于像素驱动电路中的数据写入晶体管、第二复位晶体管、第一发光控制晶体管、第二发光控制晶体管和存储电容的连接关系，可使得像素驱动电路可以驱动发光器件正常发光。
[0016]在一种可以实现的实施方式中，补偿晶体管的有源部位于有源层；第一扫描信号线、第二扫描信号线、发光控制信号线和存储电容的第一极板位于第一导电层；参考信号线和存储电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底以及设置在所述衬底上的多个像素驱动电路，每个所述像素驱动电路包括补偿晶体管、驱动晶体管、参考信号线、第一电源信号线和第一连接部；所述补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述补偿晶体管的第二极与所述驱动晶体管的栅极电连接；所述补偿晶体管的有源部包括导体部；所述第一连接部与所述参考信号线电连接，所述第一连接部在所述衬底上的正投影与所述导体部在所述衬底上的正投影存在重叠区域，且所述第一连接部在所述衬底上的正投影与所述第一电源信号线在所述衬底上的正投影不存在重叠区域。2.根据权利要求1所述的阵列基板，其特征在于，所述补偿晶体管的有源部还包括第一沟道区和第二沟道区，所述导体部位于所述第一沟道区与所述第二沟道区之间；所述导体部包括相互连接的第一导体部和第二导体部；所述第一导体部沿第一方向延伸，所述第二导体部沿第二方向延伸，所述第一方向与所述第二方向相交；所述第一连接部在所述衬底上的正投影，与所述第一导体部和/或所述第二导体部在所述衬底上的正投影存在重叠区域。3.根据权利要求1所述的阵列基板，其特征在于，每个所述像素驱动电路还包括第二连接部，所述第二连接部的一端与所述参考信号线电连接，所述第二连接部的另一端与所述第一连接部电连接。4.根据权利要求3所述的阵列基板，其特征在于，所述参考信号线与所述第一电源信号线异层设置，所述第一连接部与所述参考信号线同层设置，所述第二连接部与所述第一电源信号线同层设置。5.根据权利要求3所述的阵列基板，其特征在于，所述第一连接部与所述第二连接部同层设置，且所述第一连接部还与所述第一电源信号线同层设置。6.根据权利要求3所述的阵列基板，其特征在于，所述像素驱动电路还包括第一扫描信号线和第一复位晶体管；所述第一复位晶体管的栅极由所述第一扫描信号线控制，所述第一复位晶体管的第一极通过所述第二连接部与所述参考信号线电连接，所述第一复位晶体管的第二极与所述驱动晶体管的栅极电连接；所述第二连接部在所述衬底上的正投影，与所述第一扫描信号线在所述衬底上的正投影交叉设置；并且，在沿着第二方向上，所述第一连接部和所述参考信号线分别位于所述第一扫描信号线的两侧。7.根据权利要求6所述的阵列基板，其特征在于，每个所述像素驱动电路还包括第二扫描信号线、发光控制信号线和数据线；所述参考...

【专利技术属性】
技术研发人员：周思思，吴忠厚，
申请(专利权)人：合肥维信诺科技有限公司，
类型：发明
国别省市：