一种宽带大动态光网络信号的一体化接收系统技术方案

本申请涉及一种宽带大动态光网络信号的一体化接收系统。所述系统包括：相干光接收模块、高速ADC模块、时钟模块、FPGA模块、光口模块以及电源电路模块；相干光接收模块用于对接收的光信号进行解调；高速ADC模块用于对解调后的模拟电信号进行模数转换；FPGA模块包括Virtex Ultrascale+模块，用于控制高速ADC模块实现模数转换，采集其输出的数字信号后缓存；时钟模块用于提供高速ADC模块的采样时钟和启动信号、FPGA模块的参考时钟，光口模块用于输出缓存的采样数据。本系统中高速ADC模块和FPGA模块可以根据实际需求选用通用的ADC模块和FPGA模块，系统的兼容性强，且可以降低系统的开发成本。统的开发成本。统的开发成本。

【技术实现步骤摘要】
一种宽带大动态光网络信号的一体化接收系统


[0001]本申请涉及宽带信号采样
，特别是涉及一种宽带大动态光网络信号的一体化接收系统。

技术介绍

[0002]光波通信以其极大的带宽资源、良好的组网能力、较强的抗干扰能力，以及低廉的成本等特点，将作为下一代宽带通信网的基础之一。光网络技术，是将点到点的波分复用系统采用光交叉互连(OXC)和光分插复用(OADM)技术，而形成了以波长通道为单位的光传送网络(OTN)。然而，随着通信系统的发展，光网络波分复用系统载波上的信号规格越来越多，包括不同的符号速率、不同的调制格式等，这些因素给下一代可重构光网络的构建带来巨大的困难。面对现代复杂的通信环境给光网络设计提出的挑战，宽带大动态光网络信号一体化接收架构设计势在必行。
[0003]现有的相干光接收模块是定制的DSP模块，必须要是规定厂家的产品才能与其匹配，系统的兼容性比较差，且不能适配不同速率与多种调制格式。

技术实现思路

[0004]基于此，有必要针对上述技术问题，提供一种宽带大动态光网络信号的一体化接收系统。该系统可以适配多速率、多调制格式的光网络信号。
[0005]一种宽带大动态光网络信号的一体化接收系统，所述一体化接收系统包括：相干光接收模块、高速ADC模块、时钟模块、FPGA模块、光口模块以及电源电路模块。
[0006]所述相干光接收模块，用于接收输入的光信号，并对光信号进行解调。
[0007]所述高速ADC模块，用于对解调后得到模拟电信号进行模数转换。
[0008]所述FPGA模块包括Virtex Ultrascale+模块，用于控制所述高速ADC模块实现模数转换，并采集所述高速ADC模块输出的数字信号，将得到的采样数据进行缓存。
[0009]所述时钟模块，用于提供所述高速ADC模块的采样时钟和启动信号、Virtex Ultrascale+模块高速收发器的参考时钟。
[0010]所述光口模块，用于输出FPGA模块中缓存的采样数据。
[0011]所述电源电路模块用于给所述相干光接收模块、所述高速ADC模块、所述时钟模块、所述FPGA模块和所述光口模块提供电源，并进行电源管理及监控。
[0012]进一步的，所述相干光接收模块包括集成相干接收机和集成可调激光组件。
[0013]所述集成可调激光组件与所述集成相干接收机连接；所述集成相干接收机与所述高速ADC连接。
[0014]进一步的，所述高速ADC模块包括多片采样率高达56GSPS的高速模数转换模块；所述高速模数转换模块与所述相干光接收模块连接和所述FPGA模块连接。
[0015]多片所述高速模数转换模块在采样时钟模块提供的启动信号的作用下同步采样。
[0016]进一步的，所述高速模数转换模块为AAD08S056G模块；所述高速模数转换模块的
数量为4。
[0017]AAD08S056G模块的输出端通过CML接口与所述Virtex Ultrascale+模块的高速收发器连接，
[0018]AAD08S056G模块的SPI信号和SYNC信号连接至所述Virtex Ultrascale+模块，SPI信号用于配置AAD08S056G模块，SYNC信号用于四片AAD08S056G模块之间的同步采样。
[0019]四片AAD08S056G的采样时钟和所述Virtex Ultrascale+模块的高速收发器的参考时钟以及数据处理时钟是同源时钟，均由所述时钟模块提供。
[0020]进一步的，所述时钟模块包括：锁相介质振荡器、多路功分器和时钟芯片。
[0021]所述锁相介质振荡器用于输出13dB的正弦时钟信号；所述多路功分器用于将正弦时钟信号分为多路时钟信号，将多路时钟信号作为所述高速ADC模块的参考时钟来源。
[0022]所述锁相介质振荡器还用于输出同源的100MHz低频时钟，100MHz低频时钟作为所述Virtex Ultrascale+模块接收端参考时钟源以及高速ADC模块同步启动信号的来源。
[0023]所述时钟芯片用于给所述Virtex Ultrascale+模块提供高速信号传输的参考时钟。
[0024]进一步的，所述光口模块包括QSFP28模块；所述QSFP28模块与所述Virtex Ultrascale+模块连接。
[0025]进一步的，所述FPGA模块还包括：高速缓存FPGA模块，用于对采样数据进行缓存。
[0026]所述高速缓存FPGA模块的输入端口与Virtex Ultrascale+模块连接，所述高速缓存FPGA模块的输出端口与所述光口模块连接。
[0027]进一步的，所述光口模块包括QSFP28模块和SFP+光网口；所述QSFP28模块和所述SFP+光网口均与所述高速缓存FPGA模块连接。
[0028]进一步的，所述一体化接收系统还包括网络管理模块，
[0029]所述网络管理模块包括：RK3399芯片、Xilinx XC6SLX45T
‑
2FGG484C芯片、集成密集模数转换模块以及数模转换模块。
[0030]所述RK3399芯片通过SGMII接口与所述FPGA模块连接，所述集成密集模数转换模块和所述数模转换模块均与所述相干光接收模块和所述RK3399芯片连接；所述RK3399芯片与所述相干光接收模块连接。
[0031]进一步的，所述电源电路模块包括ATCA电源管理模块和电源模块。
[0032]电源模块包括：DC/DC开关电源电路、DC/DC LDO电源电路以及DC/DC总线电源电路；DC/DC开关电源电路为数字电路用于提供电压范围从
‑
5V到+5V的各种数字电源；DC/DC LDO电源电路用于给模拟电路提供电压范围从
‑
5.2V到+10V的各种模拟电源；DC/DC总线电源电路用于提供30A输出电流和最大360W输出功率的+12V总线电源。
[0033]ATCA电源管理模块包括上电时序控制电路，用于控制各种数字或模拟电源的上电时序。
[0034]上述一种宽带大动态光网络信号的一体化接收系统，所述系统包括：相干光接收模块、高速ADC模块、时钟模块、FPGA模块、光口模块以及电源电路模块；相干光接收模块用于接收输入的光信号，并对光信号进行解调；高速ADC模块用于对解调后得到模拟电信号进行模数转换；FPGA模块包括Virtex Ultrascale+模块，用于控制高速ADC模块实现模数转换，并采集高速ADC模块输出的数字信号，将得到的采样数据进行缓存；时钟模块用于提供
高速ADC模块的采样时钟和启动信号、Virtex Ultrascale+模块高速收发器的参考时钟；光口模块用于输出FPGA模块中缓存的采样数据；电源电路模块用于给系统提供电源，并进行电源管理及监控。本系统中的高速ADC模块和FPGA模块可以根据实际的设计需求选用通用的ADC模块和FPGA模块，系统的兼容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种宽带大动态光网络信号的一体化接收系统，其特征在于，所述一体化接收系统包括：相干光接收模块、高速ADC模块、时钟模块、FPGA模块、光口模块以及电源电路模块；所述相干光接收模块，用于接收输入的光信号，并对光信号进行解调；所述高速ADC模块，用于对解调后得到模拟电信号进行模数转换；所述FPGA模块包括Virtex Ultrascale+模块，用于控制所述高速ADC模块实现模数转换，并采集所述高速ADC模块输出的数字信号，将得到的采样数据进行缓存；所述时钟模块，用于提供所述高速ADC模块的采样时钟和启动信号、Virtex Ultrascale+模块高速收发器的参考时钟；所述光口模块，用于输出FPGA模块中缓存的采样数据；所述电源电路模块用于给所述相干光接收模块、所述高速ADC模块、所述时钟模块、所述FPGA模块和所述光口模块提供电源，并进行电源管理及监控。2.根据权利要求1所述的一体化接收系统，其特征在于，所述相干光接收模块包括集成相干接收机和集成可调激光组件；所述集成可调激光组件与所述集成相干接收机连接；所述集成相干接收机与所述高速ADC连接。3.根据权利要求1所述的一体化接收系统，其特征在于，所述高速ADC模块包括多片采样率高达56GSPS的高速模数转换模块；所述高速模数转换模块与所述相干光接收模块连接和所述FPGA模块连接；多片所述高速模数转换模块在采样时钟模块提供的启动信号的作用下同步采样。4.根据权利要求3所述的一体化接收系统，其特征在于，所述高速模数转换模块为AAD08S056G模块；所述高速模数转换模块的数量为4；AAD08S056G模块的输出端通过CML接口与所述Virtex Ultrascale+模块的高速收发器连接，AAD08S056G模块的SPI信号和SYNC信号连接至所述Virtex Ultrascale+模块，SPI信号用于配置AAD08S056G模块，SYNC信号用于四片AAD08S056G模块之间的同步采样；四片AAD08S056G的采样时钟和所述Virtex Ultrascale+模块的高速收发器的参考时钟以及数据处理时钟是同源时钟，均由所述时钟模块提供。5.根据权利要求1所述的一体化接收系统，其特征在于，所述时钟模块包括：锁相介质振荡器、多路功分器和时钟芯片；所述锁相介质振荡器用于输出13dB的正弦时钟信号；所述多路功分器用于将正弦时...

【专利技术属性】
技术研发人员：黄芝平，李思达，赵勇杰，刘纯武，张羿猛，周靖，曹志锋，巴俊皓，余前，孙芙蓉，王帅，张世群，李龙卿，丁勇，
申请(专利权)人：中国人民解放军国防科技大学，
类型：发明
国别省市：