输出缓冲电路制造技术

本发明专利技术是一种输出缓冲电路，包括多个第一、第二及第三晶体管。第一晶体管以漏极与源极串连，两端及晶体管相连处具有第一、第二及至少一第三节点，栅极共同连接接收一输入信号且第二节点连接第一电位。第二晶体管与第一晶体管互为反型晶体管，源极共同连接第二电位，漏极共同连接输出端，栅极则分别连接第一及第三节点。第三晶体管与第一晶体管互为反型晶体管，源极共同连接第二电位，栅极共同连接接收输入信号，漏极则分别连接第二晶体管的栅极。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种输出缓冲电路，包括：多个第一晶体管，以漏极与源极相连的方式串连而在两端及晶体管相连处分别具有一第一、第二及至少一第三节点，栅极共同连接接收一输入信号且该第二节点连接至一第一电位；多个第二晶体管，与这些第一晶体管互为反型晶体管，源 极共同连接至一第二电位，漏极共同连接至一输出端，栅极则分别连接至该第一及第三节点；多个第三晶体管，与这些第一晶体管互为反型晶体管，源极共同连接至该第二电位，栅极共同连接接收该输入信号，漏极则分别连接至这些第二晶体管的栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：王锡源，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]