半导体电路制造技术

本发明专利技术涉及一种半导体电路，包括逆变电路、驱动电路和光耦隔离电路，其中逆变电路包括三路上下桥臂的六个开关管，驱动电路包括驱动芯片，驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接，耦隔离电路包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。通过在驱动芯片的三路低压驱动输出端和逆变电路的三路下桥臂开关管之间设置光耦隔离电路，以此实现驱动芯片的三路低压驱动输出端和三路下桥臂开关管之间驱动信号传输通路的隔离，提升了半导体电路的工作可靠性。了半导体电路的工作可靠性。了半导体电路的工作可靠性。

【技术实现步骤摘要】
半导体电路


[0001]本专利技术涉及一种半导体电路，属于半导体电路应用


技术介绍

[0002]半导体电路是一种将电力电子和集成电路技术结合的功率驱动类产品。半导体电路内部集成了6通道的逆变电路和驱动电路，逆变电路工作在高电压环境，如果其下桥臂开关管失效时，高电压容易通过这些开关管引入到驱动芯片内部，导致驱动芯片烧毁失效。

技术实现思路

[0003]本专利技术需要解决的技术问题是解决现有半导体电路驱动芯片由于引入高压容易导致失效问题。
[0004]具体地，本专利技术公开一种半导体电路，包括：
[0005]逆变电路，逆变电路包括三路上下桥臂的六个开关管；
[0006]驱动电路，驱动电路包括驱动芯片，驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接；
[0007]光耦隔离电路，光耦隔离电路包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。
[0008]可选地，光耦隔离电路包括三个光耦隔离单元，每个光耦隔离单元包括光耦、第一电阻和第二电阻；
[0009]其中光耦的阳极为光耦隔离单元的输入端，光耦的阴极连接第一电阻的一端，第一电阻的另一端接地，光耦的集电极连接直流电源输入端，光耦的发射极为光耦隔离单元的输出端。
[0010]可选地，光耦隔离电路还包括第一二极管，第一二极管的阳极连接直流电源输入端，第一二极管的阴极连接每个光耦的集电极。
[0011]可选地，光耦隔离电路还包括电压检测单元，电压检测单元的输入端连接直流电源输入端，电压检测单元的输出端连接驱动芯片的使能端，在直流电源的电压高于预设值时，电压检测单元的输出端输出低压的故障信号。
[0012]可选地，电压检测单元包括：
[0013]基准电压源、第三电阻、第四电阻和第五电阻；
[0014]其中第三电阻的一端和第四电阻的一端共接于电压检测单元的输入端，第四电阻的另一端和第五电阻的一端共接于基准电压源的调整端，第五电阻的另一端接地，第三电阻的另一端和基准电源的阴极共接于电压检测单元的输出端，基准电源的阳极接地。
[0015]可选地，半导体电路还包括：
[0016]电路基板，电路基板的表面设置有电路布线层，电路板布线层上包含多个元件安装位和多个焊盘；
[0017]多个电子元件，多个电子元件包括组成驱动电路的驱动芯片、逆变电路的开关管
和光耦隔离电路的光耦；
[0018]多个引脚，多个引脚设置在电路基板的两侧，且多个引脚的一端和电路布线层连接；
[0019]密封层，密封层至少包覆电路基板的电路布线层的一面，且包覆多个电子元件，多个引脚的另一端从密封层露出。
[0020]可选地，逆变电路和驱动电路分别设置在电路基板的两侧，光耦隔离电路中的光耦设置在驱动电路和逆变电路之间且靠近驱动电路设置，光耦隔离电路中的电压检测单元设置在相对逆变电路的另一侧且远离逆变电路设置。
[0021]可选地，半导体电路还包括多跟键合线，键合线连接在多个电子元件之间、电子元件和电路布线层之间。
[0022]可选地，电路基板包括彼此连接的散热基板、绝缘层和电路布线层。
[0023]可选地，电路基板的背面设置有纹理。
[0024]本专利技术的半导体电路，包括逆变电路、驱动电路和光耦隔离电路，其中逆变电路包括三路上下桥臂的六个开关管，驱动电路包括驱动芯片，驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接，耦隔离电路包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。通过在驱动芯片的三路低压驱动输出端和逆变电路的三路下桥臂开关管之间设置光耦隔离电路，以此实现驱动芯片的三路低压驱动输出端和三路下桥臂开关管之间驱动信号传输通路的隔离，从而避免了在逆变电路出现故障如三个下桥臂开关管的驱动端和输出端之间击穿导致高压传递至驱动信号通路时，高压不会传导至驱动芯片内部导致其损坏，以此提升了半导体电路的工作可靠性。
附图说明
[0025]图1为本专利技术实施例的半导体电路的内部电路简图；
[0026]图2为本专利技术实施例的半导体电路的主视图；
[0027]图3为图2中X
‑
X
’
方向的剖视图；
[0028]图4为本专利技术半导体电路去掉密封层的平面示意图。
[0029]附图标记：
[0030]引脚10，密封层20，光耦隔离电路30，第一光耦隔离单元31，第二光耦隔离单元32，第三光耦隔离单元33，电压检测单元34，逆变电路40，IGBT管41，FRD42，辅助散热器43，驱动芯片50，键合线60，电路基板70，焊盘71，走线72，散热基板 73，绝缘层74，电路布线层75。
具体实施方式
[0031]需要说明的是，在结构或功能不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面根据实例来详细说明本专利技术。
[0032]本专利技术提到的半导体电路，是一种将功率开关器件和高压驱动电路等集成在一起，并在外表进行密封封装的一种电路模块，在电力电子领域应用广泛，如驱动电机的变频器、各种逆变电压、变频调速、冶金机械、电力牵引、变频家电等领域应用。这里的半导体电
路还有多种其他的名称，如模块化智能功率系统(Modular Intelligent PowerSystem，MIPS)、智能功率模块(Intelligent Power Module，IPM)，或者称为混合集成电路、功率半导体模块、功率模块等名称。
[0033]本专利技术提出的半导体电路如图1至图4所示，半导体电路包括逆变电路40、驱动电路和光耦隔离电路30。其中逆变电路40包括三路上下桥臂的六个开关管，开关管可以是IGBT管(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)或者MOS 管(Metal Oxide Semiconductor，金属氧化物半导体)，本实施例中为IGBT管，还进一步包括并联在IGBT管的集电极和发射极的FRD(Fast Recovery Diode，快恢复二极管)。驱动电路包括驱动芯片50，驱动芯片50包括三路高压驱动输出端和三路低压驱动输出端；三路高压驱动输出端与三路上桥臂的三个开关管的驱动端分别连接，驱动芯片50内部设置有驱动逆变电路40的六个IGBT管工作的六路驱动电路。光耦隔离电路30包括三路输入端和三路输出端，三路输入端分别连接三路低压驱动输出端，三路输出端分别连接三路下桥臂的三个开关管的驱动端。
[0034]通过在驱动芯片50的三路低压驱动输出端和逆变电路40的三路下桥臂开关管之间设置光耦隔离电路30，以此实现驱动芯片50的三路低压驱动输出端和三路下桥臂开关管之间驱动信号传输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体电路，其特征在于，包括：逆变电路，所述逆变电路包括三路上下桥臂的六个开关管；驱动电路，所述驱动电路包括驱动芯片，所述驱动芯片包括三路高压驱动输出端和三路低压驱动输出端；所述三路高压驱动输出端与所述三路上桥臂的三个开关管的驱动端分别连接；光耦隔离电路，所述光耦隔离电路包括三路输入端和三路输出端，所述三路输入端分别连接所述三路低压驱动输出端，所述三路输出端分别连接所述三路下桥臂的三个开关管的驱动端。2.根据权利要求1所述的半导体电路，其特征在于，所述光耦隔离电路包括三个光耦隔离单元，每个光耦隔离单元包括光耦、第一电阻和第二电阻；其中所述光耦的阳极为所述光耦隔离单元的输入端，所述光耦的阴极连接所述第一电阻的一端，所述第一电阻的另一端接地，所述光耦的集电极连接直流电源输入端，所述光耦的发射极为所述光耦隔离单元的输出端。3.根据权利要求2所述的半导体电路，其特征在于，所述光耦隔离电路还包括第一二极管，所述第一二极管的阳极连接所述直流电源输入端，所述第一二极管的阴极连接每个所述光耦的集电极。4.根据权利要求2所述的半导体电路，其特征在于，所述光耦隔离电路还包括电压检测单元，所述电压检测单元的输入端连接所述直流电源输入端，所述电压检测单元的输出端连接所述驱动芯片的使能端，在所述直流电源的电压高于预设值时，所述电压检测单元的输出端输出低压的故障信号。5.根据权利要求4所述的半导体电路，其特征在于，所述电压检测单元包括：基准电压源、第三电阻、第四电阻和第五电阻；其中所述第三电阻的一端和所述第四电阻的一端共接于所...

【专利技术属性】
技术研发人员：冯宇翔，左安超，张土明，谢荣才，黄浩，
申请(专利权)人：广东汇芯半导体有限公司，
类型：发明
国别省市：