双摆幅式电荷恢复低功耗电路结构制造技术

一种双摆幅式电荷恢复低功耗电路结构，包括：第一ＰＭＯＳ管，源极和衬底接在高幅值的脉冲电源，门极和漏极接在Ａ结点和Ｂ结点；第二ＰＭＯＳ管，源极和衬底都接在高幅值的脉冲电源上，门极和漏极接在Ｂ结点和Ａ结点；第一ＮＭＯＳ管，漏极接在Ｂ结点，源极接地，门极接输入信号；第二ＮＭＯＳ管，漏极接在Ａ结点，源极接地，门极接另一输入信号；第三ＮＭＯＳ管，其漏极接在输出结点Ｃ，源极接低摆幅的脉冲电源，门极接Ｂ结点；第四ＮＭＯＳ管，漏极接在输出结点Ｄ，源极接低摆幅的脉冲电源，门极接在Ａ结点；第五ＮＭＯＳ管，漏极接在输出结点Ｃ，源极接地，门极接Ａ结点；第六ＮＭＯＳ管，漏极接在输出结点Ｄ，源极接地，门极接Ａ结点；所有的ＮＭＯＳ管的衬底均接地。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术属于低功耗集成电路设计领域的电路，它是一种新型的半绝热电路，特别是指一种双摆幅式电荷恢复低功耗电路结构。P＝∑Ci·Vi2·fi1-4)绝热电路技术的主要特点是它是电路级的降低电路功耗的一种技术，它采用脉冲电压源为电路供电，而传统CMOS电路采用的是直流电压源供电，由于采用的是脉冲电压源供电，它可以将电源向电路充放电时消耗在负载电阻上的功耗显著降低，如图3所示，其功耗计算公式为Ediss＝C·V2·(R·C/T) 1-5)当T＞＞RC时则Ediss几乎降为零；此外，它还可以将电路用过的电荷回放给电源存储起来(理论上说可以全部回放给电源)，即非绝热功耗为零。而传统CMOS电路则是直接将这部分电荷泄放到地，这不仅引起电路功耗而且产生大量的热。绝热电路技术按其自身的特点一般分为全绝热电路(Full-adiabatic circuit)和半绝热电路(Semi-adiabatic circuit)两类。前者从理论上说可以达到零功耗，但电路中必需利用可逆逻辑来完成电路的功能，这种电路结构复杂而且要用大量的脉冲电源，实现的难度十分的大；而后者相对于前者来说其电路的结构较为简单，没有可逆逻辑的限制，电路用到的脉冲电源相对较少，应用起来相对来说比较容易。但这种电路的电荷恢复效率有一理论极限，电路完成逻辑功能时必需消耗一定比例的能量至少为Es＝(1/2)·Cg·Vt2，这部分功耗是非绝热功耗。由于半绝热电路这种潜在的巨大实用价值，近年来国际上对半绝热电路的研究十分活跃，有许多种不同形式的电路和脉冲电源在多种学术期刊上发表。但这些电路都存在许多缺陷，其中比较典型缺陷是电路的非绝热功耗与电路的负载电容直接相关，功耗随着负载电容的增大而增加，其电荷的恢复效率很难提高。图4是由有ECRL(效电荷恢复逻辑)电路构成的反向器，一种经典的半绝热电路，其中CL为负载电容，Vt为PMOS的阈值电压，该电路的输入和输出都是互补的。其工作机理是这样的一个周期的脉冲电压CLK1被分为预充求值时段、保持时段、电荷恢复时段和等待时段四部分，它们分别对应为T1、T2、T3和T4，如图5所示。在整个T1时间段内，输入信号IN和INB一直保持稳定，假设IN＝0、INB＝1，则输出端OUT的电压在T1内从0逐渐升高到Vdd，对应的其逻辑值从0逐渐变为1。输出端OUTB则保持为0；在时间段T2内，输出端一直保持稳定，它直接接到下一级反向器的输入端，而这一级的电路此时正处于它的预充求值时间段内；其具体情况可参见图6，ECRL电路的一个简单应用即一个反向器链，它需要四相脉冲电压源，如图7所示。在T3时间段内，CLK1的电压从Vdd逐渐变为0，由于PMOS传输低电平时存在阈值损失，所以输出端OUT的电压不能降为0。因此，输出端OUT的电压只能从Vdd逐渐变为|VtP|。此时间段内，负载电容上的大部分电荷都回放给脉冲电压源存储起来了。T4时间段是等待时间，电路的第一级的输入信号可以在这一时间段内准备好。如果下一周期内输入信号IN＝1、INB＝0，则负载电容上的残余电荷则全部泄放到地，其非绝热功耗为Es＝(1/2)·CL·VtP21-6)我们可以看出负载电容CL越大，电路的非绝热功耗越大。本专利技术一种双摆幅式电荷恢复低功耗电路结构，其特征在于其中包括第一PMOS管，其源极和衬底都接在脉冲电源上，其门极和漏极分别接在A结点和B结点上；第二PMOS管，其源极和衬底都接在脉冲电源上，其门极和漏极分别接在B结点和A结点上；第一NMOS管，其漏极接在B结点上，源极接地，门极接输入信号；第二NMOS管，其漏极接在A结点上，源极接地，门极接另一输入信号；第三NMOS管，其漏极接在输出结点C上，源极接低摆幅的脉冲电源，门极接B结点上；第四NMOS管，其漏极接在输出结点D上，源极接低摆幅的脉冲电源，门极接在A结点上；第五NMOS管，其漏极接在输出结点C上，源极接地，门极接A结点上；第六NMOS管，其漏极接在输出结点D上，源极接地，门极接A结点上；以上所述的所有的NMOS管的衬底均接地。其中所述的第一和第二个NMOS管可以用互补的逻辑运算单元和互补的逻辑运算单元反取代，它们可以是任何复杂门，如多输入的与非门、或门、同或门或者异或门等。其中所述的第五和第六NMOS管可以省去，第三和第四NMOS管的漏极分别接负载电容。其中所述的第一和第二个NMOS管可以用互补的逻辑运算单元和互补的逻辑运算单元反取代，它们可以是任何复杂门，如多输入的与非门、或门、同或门或者异或门等。其中所述的第五和第六NMOS管N5、N6可以省去，第三和第四NMOS管N3、N4的漏极分别接负载电容CL、CLB。本专利技术的DSCRL电路结合了BCRL(自举式)电路与Retractile(回缩式)电路两者的特点，保留了BCRL电路分为两级操作的工作方式，对负载的驱动则采用Retractile电路的形式，这保证了充放电过程的全绝热特性，解决了BCRL电路中自举节点的能量损耗问题。DSCRL电路中驱动负载的NMOS管的栅电容CL、CLB的充放电过程为半绝热过程，不存在直接的对地放电的问题。在DSCRL电路中，我们还引入了另一项重要的改进，即放弃了在电路中用同一种电平代表逻辑值的方法，基本的思想是在较大的电容负载上采用较低的逻辑电平，在较小的电容负载上采用较高的逻辑电平，将负载上的逻辑电平与负载驱动电路的逻辑电平分开表示。在降低负载上的逻辑电平的同时，负载驱动管的栅电压可以保持在较高的水平上，有效的解决了传统的绝热电路在降低电路工作电压时电荷恢复效率降低的问题。双摆幅电荷(DSCRL)对于负载上的逻辑摆幅的唯一限制是必须保证第一级的CMOS锁存电路正常工作，即摆幅可以随器件栅长的缩小和器件开启电压的降低同步降低。负载驱动电路的逻辑摆幅虽然较高，但只涉及较小的电容。前面曾经提到半绝热电路的能量消耗极限问题，每擦除一比特的信息都需要消耗一定的能量。在实际的电路中，各节点的电容是大小不一的，如果擦除信息的节点电容较大，能量消耗也会较大。DSCRL电路的作法是将需要擦除信息的节点电容尽量减小，对大电容节点则采取双摆幅电荷恢复逻辑工作方式，因此功耗特性比较传统的半绝热电路有很大的提高。DSCRL电路的所用的六相脉冲电源的波形如图9所示，六相电源分为三组，每组包括一个高摆幅的脉冲电源和一个低摆幅脉冲电源，摆幅分别为VDDH和VDDL，每组脉冲电源的形式与Retractile Logic(回缩式逻辑)电路相同，由CLK1H完全覆盖CLK1L。DSCRL电路的电容负载由低摆幅的脉冲电源驱动，对负载充放电的NMOS管则由高摆幅的脉冲电源驱动。DSCRL电路采用流水线方式工作，每一级电路的输出都可以作为下一级电路的输入，如用图9所示的时钟电源驱动，则由CLK2(CLK1H和CLK1L)驱动的电路单元的输出可以作为由CLK3(CLK2H，CLK2L)驱动的电路单元的输入，由CLK3驱动的电路单元的输出又可以作为CLK1驱动的电路单元的输入，依此类推，可以构成多级流水线电路，完成特定的逻辑功能。DSCRL为双端逻辑电路，(图8所示的为DSCRL反向器单元电路)，P1，P2，N1，N2构成CMOS所存电路，由N3，N4驱动负载。IN本文档来自技高网...

【技术保护点】
一种双摆幅式电荷恢复低功耗电路结构，其特征在于：其中包括：第一ＰＭＯＳ管，其源极和衬底都接在高幅值的脉冲电源上，其门极和漏极分别接在Ａ结点和Ｂ结点上；第二ＰＭＯＳ管，其源极和衬底都接在高幅值的脉冲电源上，其门极和漏极分别接在Ｂ结点和 Ａ结点上；第一ＮＭＯＳ管，其漏极接在Ｂ结点上，源极接地，门极接输入信号；第二ＮＭＯＳ管，其漏极接在Ａ结点上，源极接地，门极接另一输入信号；第三ＮＭＯＳ管，其漏极接在输出结点Ｃ上，源极接低摆幅的脉冲电源，门极接Ｂ结点上；第四Ｎ ＭＯＳ管，其漏极接在输出结点Ｄ上，源极接低摆幅的脉冲电源，门极接在Ａ结点上；第五ＮＭＯＳ管，其漏极接在输出结点Ｃ上，源极接地，门极接Ａ结点上；第六ＮＭＯＳ管，其漏极接在输出结点Ｄ上，源极接地，门极接Ａ结点上；以上所述的所有的ＮＭ ＯＳ管的衬底均接地。

【技术特征摘要】

【专利技术属性】
技术研发人员：李晓民，罗家俊，仇玉林，陈潮枢，
申请(专利权)人：中国科学院微电子中心，
类型：发明
国别省市：11[中国|北京]