带环抑制的总线收发器制造技术

一种收发器(100)包括驱动器级(140)和瞬态触发环抑制电路(120)。驱动器级(140)具有耦合在电源电压端子和第一总线端子之间的第一晶体管(M1)和耦合在地和第二总线端子之间的第二晶体管(M4)。瞬态触发环抑制电路(120)耦合到第一晶体管(M1)和第二晶体管(M4)。瞬态触发环抑制电路(120)被配置为在收发器(100)从显性状态转变为隐性状态时被启用。此外，当收发器(100)处于隐性状态时，瞬态触发环抑制电路(120)被配置为衰减第一或第二总线端子中的至少一个上的振铃。至少一个上的振铃。至少一个上的振铃。

Bus transceiver with ring suppression

【技术实现步骤摘要】
【国外来华专利技术】带环抑制的总线收发器

技术介绍

控制器局域网(CAN)是一种总线标准，旨在允许微控制器和设备在没有主机的应用中相互通信。CAN总线协议是一种基于消息的协议，特别适用于汽车内的多路复用电布线，但在其他应用中也很有用。

技术实现思路

在一个示例中，一种收发器包括驱动器级和瞬态触发环抑制电路。驱动器级具有耦合在电源电压端子和第一总线端子之间的第一晶体管和耦合在地和第二总线端子之间的第二晶体管。瞬态触发环抑制电路耦合到第一晶体管和第二晶体管。瞬态触发环抑制电路被配置为在收发器从显性状态转变到隐性状态时被启用。此外，当收发器处于隐性状态时，瞬态触发环抑制电路被配置为衰减第一总线端子或第二总线端子中的至少一个上的振铃。
附图说明
对于各种示例的详细描述，现在将参考附图，其中：图1示出了包括瞬态触发环抑制电路的CAN总线收发器的示例。图2示出了当收发器不具有瞬态触发环抑制电路时CAN总线上振铃的说明性信号波形。图3示出了说明图1的收发器的CAN总线上的衰减振铃的说明性信号波形，该收发器具有瞬态触发环抑制电路。
具体实施方式
随着CAN总线速度的增加，由于不正确的电气端接导致的总线上的振铃也增加了。当CAN总线收发器从“显性”状态转变为“隐性”状态时，来自不正确端接的短截线的反射可能会导致收发器上的振铃。如果振铃的幅度足够高，收发器会将振铃误解为显性位。因此，振铃会导致位错误。本文描述的示例包括CAN总线收发器，该收发器包括瞬态触发的环抑制电路，该抑制电路在收发器转变到隐性状态时被启用。总线上的任何振铃都通过瞬态触发环抑制电路衰减，从而产生更小幅度和更短持续时间的振铃信号，从而产生更少位错误。本文所述的瞬态触发环抑制电路可适用于CAN以外的其他总线协议。图1示出了CAN总线收发器100的至少一部分的示例。CAN总线收发器100包括发射器101和接收器150。CAN BUS端子被示为CANH和CANL。接收器150耦合到CANH和CANL并且接收由总线上的另一个收发器发射的信号并且将接收信号RxD输出到其他逻辑(未示出)。接收器150包括CANH和CANL之间的差分电阻Rid。发射器101包括脉冲发生器110、电压缓冲器115、瞬态触发环抑制电路120、隐性归零电路130和驱动器级140。在一个示例中，电压缓冲器115在公共电压端子(VCM)上产生等于电源电压一半的电压。驱动器级140包括晶体管M1
‑
M5和驱动器142。M1、M3和M6是p型金属氧化物半导体
场效应晶体管(PMOS)并且M2、M4和M5是n型金属氧化物半导体场效应晶体管(NMOS)。作为PMOS或NMOS设备，每个这样的晶体管都包括控制输入端(栅极)和电流端子(源极和漏极)。也可以使用其他类型的晶体管，例如双极结型晶体管，它们还具有控制输入端(基极)和电流端子(集电极和发射极)。M1
‑
M3串联连接在电源电压端子(VCC)和CANH之间，其中M1的源极耦合到VCC，M1的漏极在节点N1处连接到M2的源极，M2的漏极在节点N2处连接到M3的源极，且CANH取自M3的漏极。类似地，M4
‑
M6串联在地和CANL之间，其中M4的源极接地，M4的漏极在节点N3处连接到M5的源极，M5的漏极在节点N4处连接到M6的源极，且CANL取自M6的漏极。在CANH和CANL之间连接了端接电阻器Rterm(例如120欧姆)，但收发器也可以以其他方式端接(例如，其中串联连接的60欧姆电阻器在CANH和CANL之间并且电容器连接在电阻器和地之间的节点之间)。PMOS晶体管M3和M6的栅极接地，因此M3和M4保持持续导通。M3和M6的源极保持固定在晶体管的高于地的阈值电压(例如，0.7V)。M3和M6操作以阻止来自相应总线端子CANH或CANL的大负电压损坏收发器。M2和M5的栅极连接到VCC并阻止来自相应总线端子CANH或CANL的大正电压损坏收发器。驱动器142在其输入接收发射信号TxD并驱动分别连接到M1和M4的栅极的互补输出143和144。CANH和CANL要么在CANH电压高于CANL电压的情况下被驱动到显性状态，要么在CANH电压低于或等于CANL电压的情况下不被无源电阻器驱动和拉到隐性状态。“0”数据位编码显性状态，而“1”数据位编码隐性状态。对于显性状态，设置TxD等于0，而对于隐性状态，设置TxD等于1。在TxD为0(显性状态)的情况下，驱动器142的输出143为0(低)，输出144为1(高)。在输出143为0且输出144为0的情况下，PMOS晶体管M1和NMOS晶体管M4都导通，从而将CANH上拉至VCC并将CANL下拉至地。根据CAN总线协议，在显性状态下，CAN总线差分电压标称为2V。在隐性状态下，TxD为1，因此驱动器142的输出143为1，输出144为0，M1和M4均断开。在M1和M4为断开的情况下，CANH和CANL上的电压通过电阻器Rterm和Rid被动地变为大约等于VCM。在上面提供的示例中，VCM等于VCC/2。在VCC为5V的应用中，VCM为2.5V，并且在隐性状态下，CANH和CANL都大约等于2.5V(大约为零差分电压)。隐性归零电路包括NMOS晶体管M7
‑
M12。M7和M8的栅极连接在一起并连接到脉冲发生器110。M7的漏极连接到M1的漏极和M2的源极(节点N1)。M9连接在M8的漏极和M2的漏极与M3的源极(节点N2)之间。M9被偏置导通并可操作以阻止N2上的大正电压损坏收发器。M7和M8的源极连接在一起并连接到M10和M11的源极。M10和M11的栅极连接在一起并连接到脉冲发生器110。M10的漏极连接到M4的漏极和M5的源极(节点N3)。M12连接在M11的漏极和M5的漏极与M6的源极(节点N4)之间。M12被偏置导通并可操作以阻止N4上的大正电压损坏收发器。脉冲发生器110响应于TxD的0到1转变分别在输出111和112上产生脉冲114和116。脉冲的宽度可以是固定的或可编程的。在一个示例中，宽度是200纳秒。在脉冲期间，M7、M8、M10和M11导通。隐性归零电路130起作用以在转换到隐性节点时强制每个节点N1
‑
N4在短时间段内(例如，200ns)等于VCM，以帮助强制CANH和CANL上的电压彼此相等并且等于VCM。一旦脉冲114和116结束，CAN和CANL保持在VCM。
[0015]瞬态触发的环抑制电路120有助于在从显性状态转变为隐性状态时抑制CAN总线上的振铃。瞬态触发环抑制电路120包括开关SW1和SW2、电阻器R1和R2、电容器C1和C2以及
NMOS晶体管M21和M22。SW1耦合在VCC和M21的栅极之间。在一个示例中，SW1可以是PMOS晶体管。R1也耦合在VCC和M21的栅极之间。C1耦合在M21的源极和栅极之间。SW2耦合在地和M22的栅极之间。在一个示例中，SW可以是NMOS晶体管。R2也耦合在地和M22的栅极之间。C2耦合在M21的栅极和漏极之间。在显性状态(TxD为0)期间，M1导通。在M1导通的情况下本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种收发器，其包括：驱动器级，其具有耦合在电源电压端子和第一总线端子之间的第一晶体管和耦合在地和第二总线端子之间的第二晶体管；第三晶体管，其耦合在公共电压端子和所述第一晶体管的端子之间，所述第一晶体管具有控制输入端以及第一电流端子和第二电流端子；第一电容器，其耦合在所述第一电流端子与所述第三晶体管的所述控制输入端之间；第一电阻器，其耦合在所述电源电压端子与所述第三晶体管的所述控制输入端之间；以及第一开关，其耦合在所述电源电压端子和所述第三晶体管的所述控制输入端之间。2.根据权利要求1所述的收发器，其中，所述第三开关被配置为在所述收发器的第一状态期间闭合，并且在所述收发器的第二状态期间断开。3.根据权利要求2所述的收发器，其中，所述收发器为控制器局域网总线收发器即CAN总线收发器，并且所述第一状态为显性状态且所述第二状态为隐性状态。4.根据权利要求1所述的收发器，还包括电压缓冲器，所述电压缓冲器具有耦合到所述公共电压端子的输出。5.根据权利要求1所述的收发器，还包括：第四晶体管，其耦合在所述第二晶体管的端子和所述公共电压端子之间，所述第四晶体管具有控制输入端以及第一电流端子和第二电流端子；第二电容器，其耦合在所述第四晶体管的所述第一电流端子与所述第四晶体管的所述控制输入端之间；第二电阻器，其耦合在地和所述第四晶体管的所述控制输入端之间；以及第二开关，其耦合在地和所述第四晶体管的所述控制输入端之间。6.根据权利要求5所述的收发器，其中，所述第一晶体管具有控制输入端并且所述第二晶体管包括控制输入端，并且所述收发器还包括具有驱动器输入、第一输出和第二输出的发射器驱动器，所述驱动器输入被配置为接收发射信号，所述第一输出耦合到所述第一晶体管的所述控制输入端，并且所述第二输出耦合到所述第二晶体管的所述控制输入端。7.根据权利要求5所述的收发器，其中：所述第三开关被配置为在所述收发器的第一状态期间闭合，并且在所述收发器的第二状态期间断开；并且所述第四开关被配置为在所述收发器的所述第一状态期间闭合，并且在所述收发器的所述第二状态期间断开。8.根据权利要求7所述的收发器，其中：所述收发器为控制器局域网总线收发器即CAN总线收发器，并且所述第一状态为显性状态且所述第二状态为隐性状态；并且所述收发器包括电压缓冲器，所述电压缓冲器具有提供所述公共电压端子的输出。9.根据权利要求1所述的收发器，其中，所述第一晶体管具有电流端子，并且所述第二晶体管具有电流端子，以及所述收发器还包括隐性归零电路，所述隐性归零电路耦合到所述公共电压端子、所述第一晶体管的所述电流端子和所述第二晶体管的所述电流端子，并且所述隐性归零电路被配置为在所述收发器从显性状态转变为隐性状态时强制所述第一
晶体管的所述电流端子和所述第二晶体管的所述电流端子在一段时间内处于所述公共电压端子上的电压。10.一种收发器，其包括：驱动器级，其具有耦合在电源电压端子和第一总线端子之间的第一晶体管和耦合在地和第二总线端子之间的第二晶体管；以及瞬态触发环抑制电路，其耦合到所述第一晶体管和所述第二晶体管，所述瞬态触发环抑制电路被配置为在所述收发器从显性状态转变为隐性状态时启用，并且当所述收发器处于所述隐性状态时，衰减所述第一总线端子或所述第二总线端子中的至少一个上的振铃。11.根据权利要求10所述的收发器，其中，所述瞬态触发环抑制电路包括：第三晶体管，其耦合在所述第二晶体管的端子和公共电压端子之间，所述第三晶体管具有控制输入端以及第一电流端子和第二电流端子；第一电容器，其耦合在所述第三晶体管的所述第二电流端子与所述第三晶体管的所述控制输...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：