在用于微型器件集成的背板上创建暂存制造技术

本公开内容涉及布置由背板和微型器件组成的系统。背板组件层可以由多个导电层和多个电介质层或半导体层组成。该系统为堆叠结构。堆叠结构与不同类型的晶体管和背板一起使用，包括但不限于交错式、反交错式和其他类型。此外，触摸感测结构可以集成到系统中。触摸感测结构可以集成到系统中。触摸感测结构可以集成到系统中。

【技术实现步骤摘要】
【国外来华专利技术】在用于微型器件集成的背板上创建暂存


[0001]本公开内容涉及将电路和系统集成到微型器件基底中。

技术介绍

[0002]本说明书的几个实施方案涉及在微型器件基底中集成电路和系统。微型器件基底可以包括微型发光二极管(LED)、无机LED、有机LED、传感器、固态装置、集成电路、微机电系统(MEMS)和/或其它电子组件。
附图说明
[0003]通过阅读以下详细描述并参考附图，本专利技术的前述和其他优点将变得显而易见。
[0004]图1示出了缓冲层上的背板的堆叠结构。
[0005]图2A示出了缓冲层上的背板组件的堆叠结构，缓冲层具有附加层和连接到背板上的焊垫。
[0006]图2B示出了在具有附加层、与背板连接的焊垫以及形成用于背板的基底的附加层的缓冲层上的背板组件的堆叠结构。
具体实施方式
[0007]提高系统性能的一种方法是将微型器件集成到系统基底中。挑战是如何转移数以百万计的这些器件，并以适当的产量使它们与每个像素的电路集成在一起。
[0008]在一个实施方案中，集成电路和系统被集成在转移到基底上的微型器件的顶部。这里，一个(或多个)平面化层上有开口，以使微型器件与电路连接。
[0009]在一个实施方案中，可以使用光反射器使光重定向。
[0010]在另一个实施方案中，颜色转换层或滤色器在微型器件之前集成在与微型器件表面相对的基底表面上。
[0011]在本公开内容中，接收基底中的焊垫是指接收基底中的指定区域，微型器件将转移到该指定区域上。焊垫可以有利于制备微型器件与像素电路之间的连接，或者像素电路可以在焊垫之下或焊垫一侧的连接。焊垫可以有某种形式的粘合材料以永久地保持微型器件。焊垫可以是多层堆叠，以提供更机械稳定的结构以及更好的功能，如粘合和导电能力。
[0012]以下内容适用于任何实施方案：本说明书中的焊垫既可以提供电气连接，也可以提供机械连接，或者仅仅是用于转移微型器件的限定区域。实施方案中使用的焊垫形状是为了说明问题，并且焊垫可以具有任何任意的形状。焊垫相对于像素的位置可以改变，而对任何实施方案都没有影响。可以改变像素中焊垫组的取向。例如，它们可以旋转、移位或移动到不同的位置。焊垫可以具有由不同的导电层、半导体层和介电层组成的复杂结构。这些焊垫可以位于其他结构的顶部，如接收器基底中的晶体管。另外，焊垫可以在接收器基底上的其他结构旁边。
[0013]以下内容适用于任何实施方案：实施方案中使用的光源器件的形状是为了说明目
的，并且这些器件可以有不同的形状。光源器件可以在与接收基底接触的一侧上具有一个或多个焊垫。焊垫可以是机械的、电气的，或两者的组合。一个或多个焊垫可以连接到一个公共电极或行/列电极。电极可以是透明的或不透明的。光源可以有不同的层。光源可以由不同的材料制成，如有机物、无机物或它们的组合。
[0014]图1示出了基底100。缓冲层102可以沉积在基底100的顶部。这个缓冲层(或多个缓冲层)也可以作为层离层，以使完全集成的系统与基底100分开。特别是当堆叠的微型器件和电路结构停留在基底100上时，有可能消除缓冲层102。背板组件可以形成在基底100或缓冲层102的顶部。背板组件可包括多个导电层104、110和108以及多个电介质或半导体层106。在一种情况下，一个导电层可以被图案化，以形成晶体管114的电极和栅极电极104。作为背板一部分的电介质和半导体层的堆叠可以形成晶体管的通道以及源区和漏区。此后，可以形成其他电极层以建立与源区和漏区及其他信号类型的连接。此外，还可以形成焊垫112以将微型器件连接到背板上。背板上的晶体管114之一可以耦接到焊垫112上。可以看出，与背板的其他部分相比，焊垫112可以低剖面。为了弥补这一点，并消除来自背板上具有高剖面的区域与集成到背板上的微型器件的干扰，焊垫112应该比背板的最高剖面高。
[0015]图1中描述的堆叠结构与不同类型的晶体管和背板一起使用，包括但不限于交错式、反交错式和其他类型。它还可以与金属氧化物、LTPS、非晶硅、有机物和其他类型的背板材料一起使用。
[0016]图2A示出了基底200。缓冲层202可以沉积在基底200的顶部。这个缓冲层(或多个缓冲层)也可以作为层离层，以使完全集成的系统与基底200分开。特别是当堆叠的微型器件和电路结构停留在基底200上时，有可能消除缓冲层202。背板组件可以形成在基底200或缓冲层202的顶部。背板可包括多个导电层204A、210和208以及多个电介质或半导体层206、216。在一种情况下，一个导电层可以被图案化，以形成晶体管的电极和栅极电极204A。电介质和半导体层的堆叠可以形成晶体管的通道以及源区和漏区。此后，可以形成其他电极层以建立与源区和漏区及其他信号类型的连接。此外，还可以形成焊垫212以将微型器件连接到背板上。背板上的晶体管之一可以耦接到焊垫212上。这里，背板204B、206、208和216的不同层也形成并堆叠在焊垫212下方。这些层可以是活性电极或器件的一部分，也可以只是假层。在一种情况下，导电层208可以扩展以将晶体管214耦合到焊垫212上。焊垫212下方的堆叠层提供了基底上最高的剖面表面，因此在微型器件转移过程中消除了来自背板的任何干扰。
[0017]图2中描述的堆叠结构与不同类型的晶体管和背板一起使用，包括但不限于交错式、反交错式和其他类型。它还可以与金属氧化物、LTPS、非晶硅、有机物和其他类型的背板材料一起使用。
[0018]图2B示出了基底200。缓冲层202A可以沉积在基底200的顶部。这个缓冲层(或多个缓冲层)也可以作为层离层，以使完全集成的系统与基底200分开。特别是当堆叠的微型器件和电路结构停留在基底200上时，有可能消除缓冲层202。另一个层202B可以形成在缓冲层的顶部，以便在层离后为背板创建基底。背板组件可以形成在基底200或缓冲层202的顶部。背板可包括多个导电层204A、210和208以及多个电介质或半导体层206和216。在一种情况下，一个导电层可以被图案化，以形成晶体管214的电极和栅极电极204A。背板中的电介质和半导体层的堆叠可以形成晶体管的通道以及源区和漏区。此后，可以形成其他电极层
以建立与源区和漏区及其他信号类型的连接。此外，还可以形成焊垫212以将微型器件连接到背板上。背板上的晶体管214之一可以耦接到焊垫212上。这里，背板204B、206、208和216的不同层也形成并堆叠在焊垫212下方。这些层可以是活性电极或器件的一部分，也可以只是假层。在一种情况下，导电层208可以扩展以将晶体管耦合到焊垫212上。焊垫212下方的堆叠层提供了基底上最高的剖面表面，因此在微型器件转移过程中消除了来自背板的任何干扰。
[0019]虽然本专利技术易于进行各种修改和替代形式，但具体实施例或实施方式已经通过举例的方式在附图中示出并且将在本文中详细描述。然而，应该理解，本公开不旨在限于所公开的特定形式。相反，本公开内容将涵盖落入由所附权利要求限定本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种堆叠结构，所述堆叠结构包括：焊垫；以及由多个导电层和多个电介质层或半导体层组成的背板组件层，其中所述焊垫的高度高于所述背板组件中的任何一个的最高剖面。2.根据权利要求1所述的堆叠结构，其中所述导电层可被图案化以形成晶体管的电极和栅极电极。3.根据权利要求1所述的堆叠结构，其中所述晶体管之一能够扩展以与所述焊垫耦接。4.根据权利要求3所述的堆叠结构，其中所述背板的一部分能够形成所述晶体管的通道以及源区和漏区。5.根据权利要求4所述的堆叠结构，其中所述电极层创建与所述源区和所述漏区及其他信号类型的连接。6.根据权利要求1所述的堆叠结构，其中所述焊垫与微型器件连接上。7.根据权利要求1所述的堆叠结构，其中所述背板组件能够形成在沉积于基底顶部的缓冲层的顶部。8.根据权利要求1所述的堆叠结构，其中所述缓冲层也能够用作层离层以使完全集成的系统与所述基底分开。9.根据权利要求8所述的堆叠结构，其中在所述缓冲层的顶部能够形成附加层，以在层离后为所述背板创建基底。10.一种利用堆叠...

【专利技术属性】
技术研发人员：戈尔拉玛瑞扎，
申请(专利权)人：维耶尔公司，
类型：发明
国别省市：