覆铜层叠板和覆铜层叠板的制造方法技术

本发明专利技术的课题是提供一种能够降低通过半加成法形成的布线图案的不良率的覆铜层叠板以及覆铜层叠板的制造方法。本发明专利技术的覆铜层叠板(1)，具有在基膜(10)的表面上形成的含有镀铜被膜(22)的导体层(20)。导体层(20)的厚度是0.4～3.0μm，并且直径5μm以上的针孔是0.04个/cm2以下。使用镀敷装置，在通过辊对辊搬送基材的同时通过电解镀敷形成基材的表面的镀铜被膜(22)，获得具有厚度为0.4～3.0μm的导体层(20)的覆铜层叠板(1)。镀敷装置中与基材的镀敷面接触的全部的辊的搬送面的表面粗糙度Rmax是0.1μm以下。度Rmax是0.1μm以下。度Rmax是0.1μm以下。

Copper clad laminate and manufacturing method of copper clad laminate

【技术实现步骤摘要】
覆铜层叠板和覆铜层叠板的制造方法


[0001]本专利技术涉及一种覆铜层叠板和覆铜层叠板的制造方法。更详细而言，本专利技术涉及一种用于柔性印刷布线板、覆晶薄膜等的制造的覆铜层叠板及其覆铜层叠板的制造方法。

技术介绍

[0002]在液晶面板、笔记本电脑、数码相机、移动电话等电子设备中，使用在树脂膜的表面上形成了布线图案的柔性印刷布线板(FPC)、在柔性印刷布线板上安装了半导体芯片的覆晶薄膜(COF)。
[0003]通过半加成法、减成法等在覆铜层叠板上形成布线图案来获得柔性印刷布线板。尤其是在需要微细布线的形成、高精度的布线尺寸的情况下，使用半加成法(例如，专利文献1)。
[0004]在半加成法中，通过蚀刻除去覆铜层叠板的导体层中不需要的部分。当导体层过厚时，则蚀刻时间变长，连布线部也被蚀刻，因此布线的截面形状难以成为矩形。因此，通过半加成法加工的覆铜层叠板的导体层优选较薄的导体层。因此，作为通过半加成法加工的覆铜层叠板，常使用具有厚度为0.2～3.0μm的导体层的覆铜层叠板。
[0005]通过布线图案厂商和组件厂商按顺序加工覆铜层叠板来制造覆晶薄膜。布线图案厂商在长条带状的覆铜层叠板上排列了之后会成为复数个单片的复数个布线图案的状态下形成长条带状的柔性印刷布线板，在长条带状条件下，将柔性印刷布线板发送到组件厂商。在此，在复数个布线图案中，对发生布线的断线、欠缺等缺陷的布线图案标上表示不良的标记。组件厂商在各个布线图案上安装半导体芯片。此时，当柔性印刷布线板的不良率(在柔性印刷布线板上形成的复数个布线图案中不良布线图案的比例)高时，安装的生产性降低。因此，交付给组件厂商的柔性印刷布线板大多规定布线图案的容许不良率。虽然规格因组件厂商而不同，但容许不良率大多定为30％。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1：日本特开2010
‑
108964号公报。

技术实现思路

[0009]本专利技术鉴于上述情况，其目的是提供一种能够降低通过半加成法形成的布线图案的不良率的覆铜层叠板以及覆铜层叠板的制造方法。
[0010]本专利技术的覆铜层叠板，其特征在于，其具有在基膜的表面上形成的含有镀铜被膜的导体层，所述导体层的厚度是0.4～3.0μm，并且所述导体层的直径5μm以上的针孔是0.04个/cm2以下。
[0011]本专利技术的覆铜层叠板的制造方法，其特征在于，使用镀敷装置，在通过辊对辊搬送基材的同时通过电解镀敷形成该基材的表面的镀铜被膜，获得具有厚度为0.4～3.0μm的导体层的覆铜层叠板，在使用镀敷装置获得覆铜层叠板时，所述镀敷装置中与所述基材的镀
敷面接触的全部的辊的搬送面的表面粗糙度Rmax是0.1μm以下。
[0012]在本专利技术的覆铜层叠板中，通过使导体层中存在的直径5μm以上的针孔为0.04个/cm2以下，能够将通过半加成法形成的布线图案的不良率抑制到30％以下。
[0013]根据本专利技术的覆铜层叠板的制造方法，能够制造具有直径5μm以上的针孔为0.04个/cm2以下的导体层的覆铜层叠板。
附图说明
[0014]图1是本专利技术的一实施方式的覆铜层叠板的截面图。
[0015]附图标记的说明
[0016]1：覆铜层叠板；10：基膜；20：导体层；21：金属层；21a：基底金属层；21b：铜薄膜层；22：镀铜被膜。
具体实施方式
[0017]接着，基于附图说明本专利技术的实施方式。
[0018](覆铜层叠板)
[0019]如图1所示，本专利技术的一实施方式的覆铜层叠板1由基膜10和在基膜10的表面上形成的导体层20构成。可以如图1所示的仅在基膜10的一面形成导体层20，也可以在基膜10的两面形成导体层20。
[0020]作为基膜10能够使用聚酰亚胺膜、液晶聚合物(LCP)膜等树脂膜。导体层20由通过溅射等干式成膜法成膜的金属层21和通过电解镀敷成膜的镀铜被膜22构成。在基膜10的表面上按照金属层21和镀铜被膜22的顺序层叠。
[0021]金属层21由基底金属层21a和铜薄膜层21b构成。在基膜10的表面上按照基底金属层21a和铜薄膜层21b的顺序层叠。通常，基底金属层21a由镍、铬或镍铬合金构成。可以没有基底金属层21a。铜薄膜层21b可以隔着基底金属层21a在基膜10的表面上成膜，也可以不隔着基底金属层21a直接在基膜10的表面上成膜。
[0022]没有特别的限定，但基膜10的厚度通常为10～100μm。基底金属层21a的厚度通常为5～50nm，铜薄膜层21b的厚度通常为50～400nm。在通过半加成法加工的覆铜层叠板1的情况下，导体层20的厚度通常为0.4～3.0μm。
[0023]通过半加成法对覆铜层叠板1进行加工，能够制造柔性印刷布线板。通过半加成法制造柔性印刷布线板，按照以下步骤进行。首先，在覆铜层叠板1的镀铜被膜22的表面上形成抗蚀剂层。接着，在抗蚀剂层中的形成布线图案的部分形成开口部。接着，将从抗蚀剂层的开口部露出的镀铜被膜22作为阴极来进行电解镀敷，从而形成布线部。接着，除去抗蚀剂层，通过闪蚀(Flash etching)等除去布线部以外的导体层20。由此，获得柔性印刷布线板。
[0024]由于通过半加成法加工的覆铜层叠板1的镀铜被膜22薄，因此通过电解镀敷形成镀铜被膜22时易产生针孔。在半加成法中通过电解镀敷在镀铜被膜22上层叠布线图案的铜镀敷。此时，如果镀铜被膜22中存在针孔，则会阻碍层叠的铜镀敷的生长，会发生布线的断线、欠缺等缺陷。尤其是在制造覆晶薄膜的情况下，由于需要形成布线宽为15μm以下的微细布线，因此容易产生因针孔而引起的布线的缺陷。
[0025]导体层20的针孔的数量越少，布线越不易产生缺陷，从而能够抑制布线图案的不
良率。本实施方式的覆铜层叠板1的导体层20中，直径5μm以上的针孔是0.04个/cm2以下。如此地，由于导体层20的针孔少，因此能够将通过半加成法形成的布线图案的不良率抑制到30％以下。
[0026](覆铜层叠板的制造方法)
[0027]接着，说明本专利技术的一实施方式的覆铜层叠板的制造方法。
[0028]使用辊对辊方式的溅射装置，能够在长条带状的基膜10的表面上形成金属层21。以下，将在基膜10的表面上形成金属层21的物品称作基材。使用辊对辊方式的镀敷装置，能够在长条带状的基材的表面上形成镀铜被膜22。由此，获得长条带状的覆铜层叠板1。
[0029]镀敷装置是在通过辊对辊搬送长条带状的基材的同时对基材进行电解镀敷的装置。镀敷装置具有将卷绕成辊状的基材送出的供给装置和将镀敷后的基材(覆铜层叠板1)卷绕成辊状的卷取装置。在供给装置与卷取装置之间的搬送路径上，配置有前处理槽、镀敷槽、后处理槽。在镀敷槽中进行电解镀敷。在将基材搬送到镀敷槽内的同时，通过电解镀敷在其表面上形成镀铜被膜22。
[0030]镀敷槽中贮留镀铜液。镀铜液包含水溶性铜盐。只要是通常本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种覆铜层叠板，其特征在于，所述覆铜层叠板具有在基膜的表面上形成的含有镀铜被膜的导体层，所述导体层的厚度是0.4～3.0μm，并且所述导体层的直径5μm以上的针孔是0.04个/cm2以下。2.如权利要求1所述的覆铜层叠板，其中，所述导体层的直径5μm以上的针孔是0.02个/cm2以下。3.如权利要求2所述的覆铜层叠板，其中，所述导体层的直径5μ...

【专利技术属性】
技术研发人员：下地匠，西山芳英，
申请(专利权)人：住友金属矿山株式会社，
类型：发明
国别省市：