一种时序逻辑数字电路的设计方法技术

一种时序逻辑数字电路的设计方法，其特征在于该方法包括以下步骤：　　　　（１）设时序逻辑数字电路中共有ｓ种状态，向时序逻辑数字电路输入的条件共有ｍ种，时序逻辑数字电路的动作共有ｐ种；　　　　（２）建立用以描述上述ｓ种状态中的任意两种状态之间转移的索引表；　　　　（３）建立状态、动作与条件之间的索引表。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，尤其涉及数字电路中有限状态机的设计，属于数字电路设计

技术介绍
时序逻辑数字电路的设计中涉及有限状态机的转换，有限状态机一般由以下几种元素组成，即一个时钟信号、一个复位信号、条件的集合、动作的集合、状态的集合有限状态机包含数量有限的状态，这些状态构成该有限状态机的状态集合。在任何一个时钟周期内，有限状态机处于这些状态中的一个、以及转移的集合有限状态机包含数量有限的转移。每个转移都可以用初态，终态，条件和动作来描述。每个初态和条件的组合对应着唯一的终态和动作的组合。换言之，根据有限状态机所处的初态和所输入到有限状态机的条件，都可以找到唯一的动作和终态。已有技术中有限状态机为串行状态机，其工作原理是在每个时钟周期该状态机都处于某初态，在此时钟周期内输入一个条件，该串行状态机产生一个动作，并将在下一个时钟周期转移到终态。这个过程，也可以简称为处于初态的状态机在接受一个条件，并在该条件的作用下转移到终态，并完成动作。在下一个时钟周期，串行状态机接受下一个输入条件，产生一个动作，然后转移到下一个终态，…，如此循环往复。只要确定了有限状态机的状态集合和转移规律，有限状态机也就确定了。因此可以用如表1所示的任意两种状态之间转移的索引表(简称状态转移表)和表2所示的状态、动作与条件之间的索引表(简称动作表)来描述任何有限状态机。表1 表2 上述状态转移表中的每一行对应一个初态，每一列对应一个终态，表的每个元素对应由初态转移到终态的条件集合。动作表的每一行代表一个初态，每一列代表一种动作，表中的每个元素对应着能使状态机在上述初态下产生上述动作的条件集合。例如，表1和表2所示的状态机共有3种状态，记为S1，S2，S3；共有5种条件，记为M1，M2，M3，M4，M5；共有3种动作，记为P1，P2，P3。在表1所示的状态转移表中位于S1所在行，S2所在列的表元素为“M2；M5”，表示当串行状态机的初态为S1，并且输入条件为M2或M5时，其终态为S2，或者说，在M2或者M5的作用下，该有限状态机将由S1转移到S2；而位于S2所在行，S1所在列的表元素为“/”，表示状态机不存在由S2到S1的转移。在表2所示的动作表中，位于S1所在行，P2所在列的表元素为“M2；M5”，表示当状态机处于S1时，如果输入条件M2或者M5，将产生输出P2；而S2所在行，P2所在列的表元素为“/”，表示当状态机处于状态S2时，在任何条件下也不会产生动作P2。现代数字电路系统为了提高数据速率，往往采用并行技术。
技术实现思路
本专利技术的目的是提出，将已有数字电路系统中串行状态机转化为并行状态机，以使其适应数字电路系统中的并行技术。本专利技术提出的时序逻辑数字电路的设计方法，包括以下步骤(1)设时序逻辑数字电路中共有s种状态，向时序逻辑数字电路输入的条件共有m种，时序逻辑数字电路的动作有p种；(2)建立用以描述上述s种状态中的任意两种状态之间转移的索引表；(3)建立状态、动作与条件之间的索引表。上述方法中建立状态转移索引表的方法包括以下步骤(1)设时序逻辑数字电路的并行度为L，构造L个矩阵；构造L个矩阵的方法是依次构造第一个矩阵中的各个元素，构造方法为设时序逻辑数字电路在条件T下由状态a转移到状态b，其中T为1～m个条件中的任意一种或多种，则第一个矩阵的第a行，第b列的元素为T，第二个直至第L个矩阵为将第一矩阵中表达元素的符号依次修改，使互相不重复。(2)对上述L个矩阵进行乘法运算，得到一个乘积矩阵；(3)对上述乘积矩阵中的每个元素依次进行判断，若元素值为0，则状态转移表中的相应位置元素记为“/”，若为多项式，则多项式中的各项为状态转移表中的相应位置元素。上述方法中，建立状态、动作与条件之间的索引表的方法，包括如下步骤(1)设时序逻辑数字电路的并行度为L，构造L个矩阵；构造L个矩阵的方法是设第一个矩阵为T1，依次构造它的各个元素，其中构造第a行，第b列元素的方法为(T1)a，b＝∑SaMa，bPa，b，其中Sa是初始状态，Ma，b是由状态Sa转移到状态Sb的输入条件，Pa，b是状态Sa转移到状态Sb所产生的动作；设第二个矩阵为T2，则它的各个元素为(T2)a，b＝∑Ma，bNa，b；第三个直至第L个矩阵为将第2矩阵中表达元素的符号依次修改，使互相不重复。(2)对上述L个矩阵进行乘法运算，得到一个乘积矩阵；(3)将上述乘积矩阵中的所有元素相加，得到一个多项式，该多项式中含有初态分量、条件序列分量和动作序列分量；(4)将上述多项式中含有相同动作序列分量的项进行合并，再将相同初态分量的项进行合并，得到一个含有动作索引和初态索引的多项式，该多项式中含有条件与动作和状态之间的对应关系。本专利技术的提出的时序逻辑数字电路的设计方法，其优点是将已有数字电路系统中的串行状态机转化为并行状态机，使其适应数字电路系统中的并行技术，利用本专利技术方法可以高效，准确地设计时序逻辑数字电路。具体实施例方式本专利技术提出的时序逻辑数字电路的设计方法，首先设时序逻辑数字电路中共有s种状态，向时序逻辑数字电路输入的条件共有m种，时序逻辑数字电路的动作有p种；建立用以描述上述s种状态中的任意两种状态之间转移的索引表，简称为状态转移表；建立状态、动作与条件之间的索引表，简称为动作表。上述方法中建立状态转移索引表的方法为设时序逻辑数字电路的并行度为L，构造L个矩阵；构造L个矩阵的方法是依次构造第一个矩阵中的各个元素，构造方法为设时序逻辑数字电路在条件T下由状态a转移到状态b，其中T为1～m个条件中的任意一种或多种，则第一个矩阵的第a行，第b列的元素为T，第二个直至第L个矩阵为将第一矩阵中表达元素的符号依次修改，使互相不重复。对L个矩阵进行乘法运算，得到一个乘积矩阵；对上述乘积矩阵中的每个元素依次进行判断，若元素值为0，则状态转移表中的相应位置元素记为“/”，若为多项式，则多项式中的各项为状态转移表中的相应位置元素。上述方法中，建立状态、动作与条件之间的索引表的方法为设时序逻辑数字电路的并行度为L，构造L个矩阵；构造L个矩阵的方法是设第一个矩阵为T1，依次构造它的各个元素，其中构造第a行，第b列元素的方法为(T1)a，b＝∑SaMa，bPa，b，其中Sa是初始状态，Ma，b是由状态Sa转移到状态Sb的输入条件，Pa，b是状态Sa转移到状态Sb所产生的动作；设第二个矩阵为T2，则它的各个元素为(T2)a，b＝∑Ma，bPa，b；第三个直至第L个矩阵为将第二个矩阵中表达元素的符号依次修改，使互相不重复。对L个矩阵进行乘法运算，得到一个乘积矩阵；将乘积矩阵中的所有元素相加，得到一个多项式，该多项式中含有初态分量、条件序列分量和动作序列分量；将多项式中含有相同动作序列分量的项进行合并，再将相同初态分量的项进行合并，得到一个含有动作索引和初态索引的多项式，该多项式中含有条件与动作和状态之间的对应关系。并行系统中往往需要使用并行状态机。串行状态机每个时钟周期接受一个输入条件信号，进行一次状态转移，并产生一个动作。并行状态机每个时钟周期并行地接受一个长度为L的输入条件序列，进行一次状态转移，并产生一个长度为L的并行动作序列。给定L，每个串行状态机都有其唯一对本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：曾烈光，金德鹏，刘昭，
申请(专利权)人：清华大学，
类型：发明
国别省市：