本发明专利技术提供了一种时钟门控电路（４０５），该时钟门控电路（４０５）通过在向至少一个功能块（２５０）馈送的时钟树（２００）的输入端对时钟信号（２１０）进行门控来减少包括所述功能块（２５０）的数字电路（１０）中的功率耗散。时钟门控电路（４０５）包括逻辑门（４００），逻辑门（４００）接收时钟信号（２１０）和由功能块（２５０）产生的时钟禁用信号（４５０），并在向功能块（２５０）馈送的时钟树（２００）的输入端对时钟信号（２１０）进行门控。另外，提供了全局信号发生器（１０００），用于在必要的时候，例如在芯片的测试过程中，向每个功能块（２５０）发送全局信号（１０５０）以防止产生时钟禁用信号（４５０）。
【技术实现步骤摘要】
本专利技术一般地涉及时钟门控电路，特别是涉及用于对数字电路中的时钟分配网络进行门控的方法。
技术介绍
数字电路在计算领域具有广泛的应用。最近，对例如个人数字助理(PDA)、蜂窝式电话和膝上型电脑之类的可移动计算设备的需求显著增加了。可移动计算设备一般需要电池供电，因此，对于这样的设备的一个关键技术要求就是低功率消耗。除了增加电池寿命，减少可移动计算设备中的功率消耗还减少了产生的热量，这使得能够生产出更小的具有减小的冷却要求的计算设备。这样的可移动计算设备中的显著的功率节省能够通过减少数字电路中的开关动作的量来获得。在很多数字电路设计中，时钟分配网络或“树”包括大量的开关元件来以最小的时钟歪斜(clock skew)将时钟信号分配给电路的所有功能块(例如，逻辑部件)。为了减少时钟分配网络的功率消耗，已经采用了各种“时钟门控”方法来防止功能块在处于空闲状态时接收时钟信号。例如，授予Simmons等的美国再公告专利Re.36,839和授予Long等的美国专利No.6,232,820都描述了在数字电路中使能和禁用到功能块的时钟信号的传统时钟门控电路，上述两个专利通过引用被结合于此。但是，无论Simmons等还是Long等都没有解决由向功能块进行馈送的时钟树内的开关元件所引起的功率耗散问题。因此，传统的时钟门控电路并没有充分地减少数字电路中的功率消耗。利用被门控的时钟的其它提高时钟树效率的努力也还没有足够或者有效地减少传统数字电路中的功率消耗。例如，授予Minami等的美国专利No.6,272,667提出使用一种CAD工具来插入和优化在产生时钟门控使能信号之后设置的缓冲单元，该专利通过引用被结合于此。作为另一个例子，授予Dean等的美国专利No.6,434,704描述了将被门控的和未被门控的时钟树分开同时还将时钟歪斜最小化的算法，该专利通过引用被结合于此。Minami等以及Dean等都提出了不容易被实现到现有的数字电路中去的复杂的电路设计技术。所以，无论Minami等还是Dean等都没有提供用于减少传统数字电路中的功率消耗需求的适合的方案。因此，现在需要的用于对到数字电路的各个功能块的时钟树进行门控的时钟门控系统。
技术实现思路
本专利技术的实施例提供了用于在具有至少一个功能块的数字电路中使用的时钟门控电路。时钟门控电路在向功能块馈送的时钟树的输入端处对时钟信号进行门控。该时钟门控电路包括接收时钟信号和由功能块所产生的时钟禁用信号的逻辑门。基于时钟禁用信号的值，逻辑门对到功能块的时钟信号进行门控。在一个实施例中，当处于空闲状态时功能块产生时钟禁用信号。功能块基于当前状态和到该功能块的输入信号的值确定接下来的操作状态是否为空闲状态。每个功能块包括组合逻辑和一个或者多个被提供时钟的外部触发器。时钟禁用信号对到外部触发器的时钟信号进行门控以防止外部触发器的开关动作。另外，时钟禁用信号对到功能块内的任何内部触发器的时钟信号进行门控，以进一步减少数字电路中的功率消耗。在另一个实施例中，该数字电路为具有以流水线设计进行互连的多个功能块的流水线电路。每个功能块产生各自的时钟禁用信号，以独立于流水线中的其它功能块对到每个功能块的时钟信号进行门控。其它实施例包括全局信号发生器，用于在必要的时候，例如在测试芯片过程中，向每个功能块提供全局信号以防止产生时钟禁用信号。附图说明以下将参照示出了本专利技术的示例实施例并通过引用被结合在说明书中的附图，对所公开的专利技术进行描述，其中图1A和1B图示了数字电路中示例性功率耗散元件的电路示意图；图2是用于对被递送给多个功能块的时钟信号中的时钟歪斜进行最小化的示例性时钟树的电路示图；图3图示了示例功能块，所述示例功能块具有用于为功能块的逻辑部件提供时钟信号的多个内部和外部触发器；图4是图示了根据本专利技术实施例的示例性时钟门控电路的电路示图，所述时钟门控电路用于在向功能块馈送的时钟树的输入端对到该功能块的时钟信号进行门控；图5图示了具有以流水线设计布置的多个功能块的芯片；图6A是流程图，图示了对到功能块的时钟信号进行门控的示例性过程；图6B是流程图，图示了功能块产生时钟禁用信号以对到该功能块的时钟进行门控的示例性过程；图7是时钟时序图，图示了输入到图4的时钟门控电路以及从其输出的时钟信号的示例性逻辑电平；图8图示了用于基于输入信号的值产生时钟禁用信号的一种示例型的功能块；图9是流程图，图示了确定由图8的功能块所产生的时钟禁用信号的值的示例性过程；图10是用于向各个功能块提供全局信号以防止产生相应的时钟禁用信号的数字电路的框图；以及图11是流程图，图示了应用全局信号来防止产生时钟禁用信号的示例性过程。具体实施例方式本申请的众多创新性教导将通过具体参考示例实施例来描述。但是，应该理解，这些实施例在这里仅提供了创新性教导的很多有利利用的一些例子。总之，说明书中作出的陈述未必限定任何各种所要求权利保护的专利技术。另外，某些陈述可能适用于某些专利技术性的特征，但是不适用于其它的特征。数字电路中的功率消耗可以被归类为动态功率消耗或静态功率消耗。动态功率消耗是主要的功率消耗部分，其是由数字电路开关中的电容性节点引起的。例如，参看图1A，示出了具有电容性接点50的CMOS数字电路10。电路10中的动态功率耗散是电容充电开关电流30b、电容放电开关电流30a以及开关过程中Vdd与地之间的直流通路电流20的函数。电容充电开关电流30b、电容放电开关电流30a以及直流通路电流20一起影响动态功率耗散。如果S表示开关动作，CLOAD是输出节点的电容量而Vdd是电源，则由于电容充电和放电电流引起的动态功率耗散可以通过以下等式给出DPD＝*S*Vdd2*CLOAD*f (等式1)其中f是数字电路的工作频率。另一方面，静态功率消耗是由于数字电路内的晶体管固有的漏电流引起的，所以相对动态功率消耗来说并不显著。例如，参看图1B，由于CMOS数字电路10中的晶体管100a和100b是串联的，所以静态功率耗散是截止晶体管100a或100b中的漏电流80和亚阈值(subthreshold)电流60的函数。漏电流80和亚阈值电流60一起比电容充电和放电电流小几个量级，因此，CMOS数字电路中的总的静态功率消耗小于动态功率消耗。所以，最主要的功率节省可以通过减少动态功率耗散来实现，而这可以通过减少数字电路中开关动作的数量来完成。如上所述，很多数字电路设计中的时钟树包括大量的各种类型的开关元件。图2示出了时钟树开关元件的一个例子，其图示了用于向多个功能块250提供时钟信号210的示例性时钟树200。时钟树200包括例如晶体振荡器的用于产生时钟信号210的时钟源(未示出)和多个延迟元件220(或缓冲器)，所述多个延迟元件220被耦合以接收时钟信号并将时钟信号210分配到功能块250的多个延迟元件220(或缓冲器)。每个延迟元件220包括开关元件以控制递送给各个功能块250的时钟信号210的时序，以便使时钟树200中的时钟歪斜最小化。时钟树200还包括若干分支，每个分支开始于时钟树200的一个节点，例如节点230a、230b、230c以及230d。每个节点230a、230b、230c、230d被示为向特定功能块250馈送时钟信号210。至少一个延迟元本文档来自技高网...
【技术保护点】
一种包括至少一个功能块（２５０）的逻辑器件中的时钟门控电路（４０５），所述时钟门控电路（４０５）特征在于：逻辑门（４００），所述逻辑门（４００）被耦合以接收输入时钟信号（２１０）和时钟禁用信号（４５０），并可用来有选择地向所述功能块 （２５０）提供被门控的时钟信号（７００）；和时钟树电路（２００），被耦合在所述逻辑门（４００）与所述功能块（２５０）之间，所述时钟树电路包括至少一个延迟元件（２２０）以控制提供给所述功能块（２５０）的所述输入时钟信号（２１０）的时序 。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：瓦姆斯K斯里坎特姆，艾雷尔理查德克拉克II，
申请(专利权)人：安捷伦科技有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。