用于控制波形和幅度的功率振荡器制造技术

一种用于不接触卡天线的ＲＦ功率振荡器，在工作频率使用延迟电路对载波信号整形，该延迟电路具有许多通过不同时间长度的延迟用于延迟载波信号的抽头。被延迟的信号输入到缓冲器并通过电阻器输出到与天线耦合的节点。对方波输入信号及等长延迟抽头而产生的波形是方波输出。根据所用延迟抽头的组合可用多种方法对输入波形整形。因为对各个延迟波形切换状态的缓冲器驱动器在时间上略有不同，对发射电路减小了发射电磁干扰（ＥＭＩ）的幅度和带宽。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及用于不接触卡天线的射频(RF)功率振荡器，具体涉及采用抽头(tapped)延迟线和数字缓冲器以对工作频率输入信号整形、使有害谐波最小并减小电磁干扰的RF功率振荡器。
技术介绍
智能卡信号传输电路包括至少一个振荡器电路，该振荡器电路用于产生用于传输数据到智能卡的调制载波信号。用于RF通信的输出级的公共类是A类输出级，由于其线性特性而能够产生完全正弦波。由于A类输出级的低效率，非线性功率级或方波发生器通常在现有技术中用作用于不接触卡天线的射频(RF)功率振荡器。但是，这些非线性或方波发生器在为智能卡天线的传输提供调制载波信号时有几个缺点。现有技术中非线性级的缺点是依赖于晶体管增益参数。输出级的类型通常依赖于采用并联LC谐振电路作为集电极负载的NPN晶体管。这个电路能够产生相当完全的正弦波，但是该电路的非线性特性使其难以控制输出信号的幅度，特别是在需要幅度调制的情况下难以控制调制指数。现有技术中方波发生器的缺点在于该发生器由于开关电路的固有电容充放电而切换状态时，会从电源中吸取大的电流尖峰。该电流尖峰具有与输出方波的上升和下降时间可相比较的持续时间，导致产生具有很宽电磁干扰(EMI)噪声频谱的电流尖峰。采用非线性或方波发生器的现有技术电路还需要在调制信号馈送到调谐天线线圈前采用低通或带通滤波器，以除去工作频率中的谐波信号。不过，这些滤波器包括电容器和电感器的组合，它们会产生滤波器和调谐天线线圈间的附加信号干扰，导致智能卡通信系统的工作频率外的频率的有害谐振。因此，强烈需要用于不接触智能卡天线的射频功率振荡器，它能够产生高电流的调制信号，具有改进的波形和精确控制的幅度，而不额外吸收电流尖峰并能够减小电磁干扰。
技术实现思路
本专利技术的一个优点是提供了用于控制输出数据信号的波形和幅度的一种功率振荡器电路。另一个优点是为用于智能卡天线而提供高电流/低阻抗调制输出信号。另一个优点是提供具有低电磁干扰的RF功率电路。还有一个优点是所述幅度和调制指数由输出级的供电电压精确控制。在本专利技术的一个示范实施例中，功率谐振电路产生用于在智能卡天线中传输的整形波形和受控幅度的输出信号。功率振荡器包括连接到抽头延迟线的开/关调制载波输入信号。延迟线的多个抽头输出端连接到所选择的多个缓冲器的输入端。缓冲器的输出端与具有相同阻值的电阻串连，而缓冲器输出电阻线并连到单个节点。在缓冲器输出电阻线上逐渐延迟的输入信号与单个节点硬线组合，产生整形波形输出信号。对于具有50％占空度的方波载波输入信号，抽头延迟线具有等长的抽头延迟，而产生的波形整形输出信号由上升和下降时间等于抽头数乘以抽头间的延迟时间的上升和下降时间而成梯形化。在本专利技术的其它实施例中，功率振荡器可设置成根据所使用延迟抽头的结构而产生不同的输出信号。由于各个延迟输出信号的缓冲驱动器以稍有差异的时间切换状态，发射电磁干扰(EMI)的幅度和带宽明显地减小了。本专利技术的功率振荡器也提供了控制幅度调制小于100％的整形波形信号输出信号幅度的优点。示范实施例提供了采用输出所需传输电压的电源电路的0-25％的调制。这些调制百分比在用于智能卡天线的特定应用中由ISO14443标准指定。例如，ISO14443的B型不接触智能卡需要10％的调制指数，在本专利技术中通过对电源电压在Vmean+10％和Vmean-10％间切换来完成。如果Vmean+10％是5.0V，则Vmean等于5V/1.10，而Vmean-10％等于0.90×(5V/1.10)，即4.09V。由电源电路产生的传输电压连接到缓冲器的供电输入端。然后，缓冲器输出信号被限止为输入到缓冲器中的电源电压幅度，产生所需的10％的调制指数幅度调制。最大调制指数受限于缓冲器的最小工作电压。在本专利技术用于控制调制载波信号的波形和幅度的示范实施例中，使用功率振荡电路产生调制载波信号，功率振荡电路包括易得、低成本的CMOS线驱动器作为RF功率源。每个线驱动器是得克萨斯(Texas)公司制造的74AC541驱动器或具有八个独立缓冲器的任意其它适宜的线驱动器。示范实施例一共使用了三个线驱动器。第一线驱动器中的两个缓冲器用于驱动延迟线，而第三线驱动器中的两个缓冲器用于驱动延迟线的终端到2.5V或0.0V，以在空闲模式时保存能量。因此，有二十个缓冲器可用于连接到抽头延迟线的二十个抽头。处于工作频率的具有50％占空度的方波信号驱动CMOS线驱动器的输入端。如果需要100％的AM调制，数字信号输入将数字地选通，最好与工作频率同步。如果需要0到25％的调制，则用于CMOS线驱动器的供电电压因而受电源供电电路调制。各个CMOS线驱动器的输出端一个82欧姆电阻与CMOS线驱动器的输出端串联后再并联连接。选择这个阻值是为了使缓冲器输出阻抗的变化影响最小。如果缓冲器的典型输出阻抗是25欧姆(误差为+/-50％)，则显然每个缓冲器的输出阻抗误差减小到+/-12％(如果82欧姆1％电阻被加到输出端)。其它实施例的电阻值可根据缓冲器典型的输出阻抗范围取为22欧姆到100欧姆。CMOS线路驱动器的输入端连接到抽头延迟线，抽头延迟线在CMOS线驱动器的输入端间具有等长的延迟。在埋入条状线中，该信号的典型传输速度小于200mm/ns。各个抽头间的延迟线长度大约为112mm。在本专利技术的示范实施例中，抽头延迟迹线是在6层印刷电路板上的埋入条状线。条状线在第4层，而第2层和第6层是条状线各侧上的接地面。条状线的宽度大约0.2mm，各条条状线的间隔大约0.2mm。这使得阻抗大约为75欧姆，延迟大约为180mm/ns。产生的梯形波具有大约12.5ns的上升和下降时间。二十个并联电阻的输出端是接地的1200pF低通滤波电容。在节点108，110的功率振荡器的生成输出阻抗大约为(25+82)/20欧姆＝5欧姆，与1200pF并联，即在13.56MHz为约3.3欧姆。这对驱动电容网络的并联可调天线已足够低，且不过度加载可调电路的Q因子。当节点108、110的阻抗非常低时，可调电路C1、L1有效地使C2与地并连。典型地，C2和C1具有220pF电容值。各个独立缓冲器切换的时间点分布在等于所产生的输出波形上升时间的周期中，导致来自电源抽取的过渡电流消耗也按时间分布。例如，如果采用20个缓冲器，与所有缓冲器在相同时间切换的系统相比，所产生的过渡电流消耗低于20倍，并在散布在比20倍更长的周期中。如此显著地减小了来自电路所产生的辐射EMI的幅度和带宽。附图简述本专利技术可通过结合附图，从下面本专利技术的较佳实施例的详细描述中得到更好地理解，在附图中，相同的参考数字表示相同的部件。附图说明图1是较佳实施例的用于控制信号波形和幅度的功率电路方框图；图2是较佳实施例的电压控制电路的方框图；图3示出沿着抽头延迟线输入到第一缓冲器的方波输入信号的波形；图4示出第一缓冲器的输出信号波形；图5示出沿着抽头延迟线输入到最后缓冲器的延迟方波的波形；图6示出最后缓冲器的输出波形；图7示出无电容/天线负载的并联缓冲器的输出信号波形；图8示出具有来自C3电容负载的并联缓冲器的信号波形；图9示出在已调谐的一圈天线线圈上的输出信号波形。较佳实施例的描述下面的详细描述采用了许多本领域公知的缩写。为方便起见，定义表示为首字母缩写词，本文档来自技高网...

【技术保护点】
一种用于控制输出信号的波形和幅度以产生所需输出信号的功率振荡器，其特征在于，所述电路包括：连接到输出信号的抽头延迟线，抽头延迟线具有多个抽头，各个抽头与邻近的抽头相互分开以产生多个延迟输入信号；至少一个缓冲器，该缓冲器包括： 连接到多个抽头的多条输入线；用于连接可控电压源的输入电压线；及多条输出线；及多个电阻器，具有连接到多条输出线的第一端，多个电阻器具有与输出节点并联以产生所需输出信号的第二端。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：T布施一索伦森，
申请(专利权)人：库比克公司，
类型：发明
国别省市：US[美国]