具有扫描触发器电路的半导体集成电路器件制造技术

本发明专利技术公开了一种半导体集成电路器件，具有正常操作模式和扫描测试操作模式，以及包括脉冲产生电路和扫描触发器电路。脉冲产生电路在每个正常和扫描测试操作模式中产生与时钟信号同步的脉冲信号。在每个正常和扫描测试操作模式中，扫描触发器电路响应于来自脉冲产生电路产生的脉冲信号锁存数据。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，特别涉及包括能够扫描的高速触发器电路的半导体集成电路。
技术介绍
在半导体集成电路器件中通常使用触发器电路来执行与时钟信号同步的数据输入/输出操作。例如，触发器电路可以用来在时钟信号的高电平间隔期间锁存数据，并在其低电平间隔期间保持所锁存的数据。或者，相反的情形也是可以的。因为从数据输入点到数据输出点的延迟时间可能很长，所以这种触发器电路不适用于高速半导体集成电路。针对这种限制，已经提出了基于脉冲的触发器电路(以下称为脉冲基触发器电路)。在正常操作中，一般不直接将时钟信号施加到脉冲基触发器电路，而是向其施加基于时钟信号产生的脉冲信号。在这种实施方式中，使数据锁存和数据输出之间的延迟减少，与传统触发器电路相比，这就使脉冲基触发器电路能够以更快的速度执行操作(亦即，数据锁存和保持操作)。因此，利用脉冲基触发器电路，半导体集成电路器件可以快速操作。随着器件集成化程度的提高，由于这种集成的半导体集成电路包括许多输入端，所以越来越难于测试半导体集成电路。为了实现半导体集成电路的可测试性，一种扫描通过方法(scan pass method)得到应用。在扫描通过方法中，将触发器电路配置成移位寄存器(以下称为扫描触发器电路)进行操作。在这种方法中，由处于测试之下的主器件在给定时间周期内对存储在扫描触发器电路中的特征值进行控制及采样，例如，使用移位功能。为了利用扫描通过技术测试半导体集成电路，在半导体集成电路中安置多个扫描触发器电路。在半导体集成电路器件的正常操作期间和扫描测试操作期间，扫描触发器电路起到触发器的作用。将扫描触发器的输入输出端串联连接以布置成移位寄存器电路。在一个实例中，使各个扫描触发器具体化为脉冲基触发器。通常，各个触发器基于脉冲信号执行正常操作，并且基于时钟信号执行扫描测试操作。这种扫描触发器分别被公开在题为“半导体集成电路”(SEMICONDUCTOR INTEGRATED CIRCUIT)的日本专利No.2003-167030，以及题为“扫描电路”(SCANNING CIRCUIT)的日本专利No.10-17760中。在包括扫描模式操作的扫描触发器电路的情况中，因为附加的扫描电路的负荷，可能使半导体集成电路器件的操作速度因路径延迟的增加而降低。此外，当根据操作模式将扫描触发器电路实现为与脉冲信号和时钟信号同步进行操作时，在扫描测试操作和正常操作之间切换的时候，模式切换的定时又可能成为问题。
技术实现思路
本专利技术提供一种在正常操作模式中不降低速度的能够执行扫描操作的扫描触发器，以及具有该扫描触发器的半导体集成电路。本专利技术还提供一种在正常操作和扫描测试操作中都基于脉冲信号进行操作的扫描触发器电路，以及具有该电路的集成电路器件。一方面，本专利技术在于一种具有正常操作模式和扫描测试操作模式的半导体集成电路器件，包括在每个正常操作模式和扫描测试操作模式中与时钟信号同步产生脉冲信号的脉冲发生电路；以及在每个正常操作模式和扫描测试操作模式中用于响应于脉冲信号锁存数据的扫描触发器电路。在本专利技术的一个示例性实施方式中，脉冲产生电路包括第一信号产生器，产生与时钟信号同步的第一脉冲信号PPC；第二信号产生器，响应于指示扫描测试操作模式的控制信号产生与第一脉冲信号同步的第二脉冲信号NPC；以及第三信号产生器，响应于该控制信号产生与第一脉冲信号同步的第三脉冲信号SPC。在本专利技术的另一示例性实施方式中，与时钟信号的低到高的转变和高到低的转变的任何一个同步地产生第一脉冲信号。在本专利技术的另一示例性实施方式中，当控制信号指示正常操作模式时与第一脉冲信号同步地产生第二脉冲信号。在本专利技术的另一示例性实施方式中，当控制信号表示扫描测试操作模式时，与第一脉冲信号同步地产生第三脉冲信号。在本专利技术的另一示例性实施方式中，扫描触发器电路包括响应于第二脉冲信号接收正常数据的第一输入电路；响应于第三脉冲信号接收扫描测试数据的第二输入电路；以及响应于第一脉冲信号锁存第一和第二输入电路的任何一个输出的锁存电路。在本专利技术的另一示例性实施方式中，第一和第二输入电路各自包括响应于相应脉冲信号操作的三态反相器。在本专利技术的另一示例性实施方式中，锁存电路被连接到第一和第二输入电路的输出端，并且包括执行锁存操作的三态反相器和CMOS反相器。在这种情况下，该三态反相器响应于第一脉冲信号进行操作。在本专利技术的另一示例性实施方式中，扫描触发器电路还包括连接到第一和第二输入电路的公共输出端的反相器。在本专利技术的另一示例性实施方式中，扫描触发器电路包括响应于第二脉冲信号接收正常数据的第一输入电路，被连接到第一锁存节点；响应于第三脉冲信号接收扫描数据的第二输入电路，被连接到第二锁存节点；以及响应于第一脉冲信号用于锁存第一和第二输入电路的任何一个输出的锁存电路，被连接到第一和第二锁存节点。在本专利技术的另一示例性实施方式中，第一输入电路包括响应于第二脉冲信号操作的三态反相器。在本专利技术的另一示例性实施方式中，第二输入电路包括接收扫描数据的反相器；以及响应于第二脉冲信号操作的三态反相器，被连接在反相器的输出端和第二锁存节点之间。在本专利技术的另一示例性实施方式中，锁存电路包括连接用来执行锁存操作的三态反相器和CMOS反相器。在这种情况下，该三态反相器响应于第一脉冲信号进行操作。在本专利技术的另一示例性实施方式中，扫描触发器电路还包括连接到第一锁存节点的反相器。在本专利技术的另一示例性实施方式中，控制信号的激励点被自由地确定在时钟信号周期中除数据保持时间以外的其余时间内。另一方面，本专利技术在于一种具有正常操作模式和扫描测试操作模式的半导体集成电路器件，包括在正常操作模式中响应于第一脉冲信号NPC接收第一数据的第一输入电路；在扫描测试操作模式中响应于第二脉冲信号SPC接收第二数据的第二输入电路；以及响应于第三脉冲信号PPC用于锁存第一和第二输入电路的任何一个输出的锁存电路。在这种情况下，在正常操作模式和扫描测试操作模式中，与时钟信号的转变同步地产生第一、第二和第三脉冲信号。在本专利技术的一个示例性实施方式中，时钟信号的转变是低到高的转变和高到低的转变的任何一个。在本专利技术的另一示例性实施方式中，半导体集成电路器件还包括连接到第一和第二输入电路的公共输出的反相器。在本专利技术的另一示例性实施方式中，第一和第二输入电路各自包括由相应脉冲信号控制的三态反相器。在本专利技术的另一示例性实施方式中，第一和第二输入电路、锁存电路和反相器组成扫描触发器电路。在本专利技术的另一示例性实施方式中，锁存电路包括设置用来锁存第一和第二输入电路的输出的三态反相器和反相器。在这种情况下，该三态反相器是由第三脉冲信号控制的。在本专利技术的另一示例性实施方式中，第一输入电路包括由第一脉冲信号控制的第一三态反相器。在本专利技术的另一示例性实施方式中，第二输入电路包括接收第二数据的第一反相器；以及由第二脉冲信号控制的第二三态反相器，被连接在反相器和锁存电路之间。另一方面，本专利技术在于一种半导体集成电路器件，包括接收正常数据的第一输入端；接收扫描数据的第二输入端；输出输出数据的数据输出端；响应于第一脉冲信号操作的第一三态反相器，被连接在第一输入端和第一锁存节点之间；响应于第二脉冲信号操作的第二三态反相器，被连接在第二输入端和第一锁存节本文档来自技高网...

【技术保护点】
一种具有正常操作模式和扫描测试操作模式的半导体集成电路器件，包括：脉冲产生电路，在每个正常操作模式和扫描测试操作模式中产生与时钟信号同步的脉冲信号；以及扫描触发器电路，用于在正常操作模式和扫描测试操作模式中响应于所述脉冲信号 锁存数据。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：申荣敏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]