具有低漏电流的电平移位器制造技术

一种电压电平移位电路，包括：第一级，其接收具有电压电平Ｖｃｃ和Ｖｓｓ的输入信号，其中Ｖｃｃ＞Ｖｓｓ，并输出互补第一和第二中间信号，其中，所述互补第一和第二中间信号具有电压电平ＶＩ↓［ｈｉｇｈ］和ＶＩ↓［ｌｏｗ］，其中ＶＩ↓［ｈｉｇｈ］＞ＶＩ↓［ｌｏｗ］；和第二级，其接收所述第一和第二中间信号，并输出互补第一和第二输出信号，其中所述互补第一和第二输出信号具有电压电平ＶＯ↓［ｈｉｇｈ］和ＶＯ↓［ｌｏｗ］，其中ＶＯ↓［ｈｉｇｈ］＞ＶＯ↓［ｌｏｗ］，其中ＶＩ↓［ｈｉｇｈ］＞ＶＯ↓［ｈｉｇｈ］或ＶＯ↓［ｌｏｗ］＜ＶＯ↓［ｌｏｗ］，和其中ＶＯ↓［ｈｉｇｈ］＞Ｖｃｃ和ＶＯ↓［ｌｏｗ］＜Ｖｓｓ。

【技术实现步骤摘要】

本专利技术通常涉及电平移位器电路领域，具体地说，涉及具有低漏电流的电平移位器电路领域。
技术介绍
图1是示出以不同电源电压电平工作的两个电路110和120的配置的方框图。第一电路110工作于电压电平Vcc和Vss之间，并输出也具有Vcc和Vss之间的电压电平的信号VSIG。接收所述信号VSIG的第二电路120工作于两个不同电压电平VPP和VBB(例如，VPP＞Vcc和VBB＜Vss)之间。如果如图1所示，电路110和120被直接连接在一起，那么，当工作时，两个电路之一或这两个电路将出现不希望的高漏电流。这又会使该装置和任何一种包括该装置的电子设备或系统(例如存储设备)的功耗增加。因此，为了解决这个问题，经常会在利用不同电源电压电平工作的两个电路之间设置电平移位器。在图1所示的例子中，在第一电路110的输出端和第二电路120的输入端之间需要高电平移位器和低电平移位器。图2A示出了传统的高电平移位器200。电平移位器200接收具有两个电压电平Vcc和Vss的输入信号IN，并输出具有电压电平VPP和Vss的互补第一和第二输出信号OUT和OUTB，其中，VPP＞Vcc。电平移位器200包括上拉晶体管205和215、下拉晶体管210和220和反相器250。由于从图2A可以很容易地看出和理解这些连接，所以，为简便起见，这里省略对晶体管205、210、215和220以及反相器250之间各种连接的解释。图2B示出了高电平移位器200的输入信号IN和输出信号OUT。下面将参照图2B解释高电平移位器200的操作。当输入信号IN具有所述低电压电平Vss时，下拉晶体管210截止，同时下拉晶体管220导通，将所述输出信号OUT下拉近似到Vss。输出信号OUT变低，接着使上拉晶体管205导通，将反相的输出信号OUTB上拉至近似VPP。同时，经反相的输出信号OUTB变高，接着使上拉晶体管215截止，从而确保输出信号OUT保持为低。相反，当输入信号IN具有所述高电压电平Vcc时，下拉晶体管210导通，将经反相的输出信号OUTB拉低近似至Vss，同时下拉晶体管220截止。所述经反相的输出信号OUTB变低，从而使上拉晶体管215导通，并将所述输出信号OUT拉高近似至VPP。同时，输出信号OUT变高，从而使上拉晶体管205截止，以确保所述经反相的输出信号OUTB保持为低。图3A示出了传统的低电平移位器300。电平移位器300接收具有两个电压电平Vcc和Vss的输入信号IN，并输出具有电压电平Vcc和VBB的互补第一和第二输出信号OUT和OUTB，其中，Vss＞VBB。图3B示出了所述低电平移位器300的输入信号IN和输出信号OUT。传统低电平移位器300的连接和操作类似于图2A的高电平移位器300的连接和操作，因此，为简便起见，这里不再对其详细描述。不幸的是，所述电平移位器200和300都受到不希望的高漏电流的伤害。例如，在图2中，当输入信号IN具有所述低电压电平Vss时，下拉晶体管210的Vgs是0伏。但是，即使当Vgs＝0伏时，小的漏电流可能流过所述下拉晶体管210。美国专利6,385,099披露了另一种电平移位器，当处于待机模式时，这种电平移位器显现减小的漏电流。图4示出了在美国专利6,385,099中披露的电平移位器300的实施例。所述电平移位器400类似于电平移位器200，其区别在于图2中下拉晶体管210的源极被连接到Vss，而图4中下拉晶体管410的源极被连接到反相器450的输出端。因此，在待机模式下，当输入信号IN具有低电压电平Vss时，下拉晶体管410的源极被连接到高电压(例如，VPP)上。因此，下拉晶体管410的Vgs基本上为负，借此，与图2的下拉晶体管210相比较，充分减小了在待机模式下所流过的漏电流。但是，在所述有源模式下，电平移位器400仍然显现不希望的高漏电流。因此，希望提供一种电平移位器，它在待机模式和有源模式下都能够显现低漏电流。还希望提供一种具有低漏电流的电平移位器，它能够使高和低电压电平移位。
技术实现思路
根据本专利技术的一方面，一种电压电平移位电路包括第一级，用于接收具有电压电平Vcc和Vss的输入信号，其中，Vcc＞Vss，并输出互补第一和第二中间信号，其中，所述互补第一和第二中间信号具有电压电平VIhigh和VIlow，其中，VIhigh＞VIlow，第二级，用于接收所述第一和第二中间信号，并输出互补第一和第二输出信号，其中，所述互补第一和第二输出信号具有电压电平VOhigh和VOlow，其中VOhigh＞VOlow；其中VIhigh＞VOhigh或VIiow＜VOlow，和其中VOhigh＞Vcc和VOlow＜Vss。在本专利技术的另一方面，一种电压电平移位器包括第一PMOS晶体管，其栅极接收具有电压电平Vcc和Vss的输入信号，其中Vcc＞Vss，其源极被连接到第一节点，其漏极被连接到第一输出节点；反相器，其输入端被连接到所述第一PMOS晶体管的栅极；第二PMOS晶体管，其栅极被连接到所述反相器的输出端，其源极被连接到第二节点，其漏极被连接到第二输出节点；第一NMOS晶体管，其栅极被连接到所述第二PMOS晶体管的漏极，其源极被连接到第一基准电位VBB，其中，VBB＜Vss，其漏极被连接到所述第一PMOS晶体管的漏极；和第二NMOS晶体管，其栅极被连接到所述第一PMOS晶体管的漏极，其源极被连接到所述第一基准电位VBB，其漏极被连接到所述第二PMOS晶体管的漏极，其中，至少是以下其中之一(a)所述第二节点被连接到所述第一PMOS晶体管的栅极；(b)所述第一节点被连接到所述第二PMOS晶体管的栅极。根据本专利技术的再一方面，一种电压电平移位电路包括第一NMOS晶体管，其栅极接收具有电压电平Vcc和Vss的信号，其中，Vcc＞Vss，其源极被连接到第一节点，其漏极被连接到第一中间输出节点；反相器，其输入端被连接到所述第一NMOS晶体管的栅极，和其输出端被连接到所述第一节点；第二NMOS晶体管，其栅极被连接到所述反相器的输出端，其源极被连接到第二节点和其漏极被连接到第二中间输出节点；第一PMOS晶体管，其栅极被连接到所述第二NMOS晶体管的漏极，其源极被连接到第一基准电位VPP，其中VPP＞Vcc，其漏极被连接到所述第一NMOS晶体管的漏极；第二PMOS晶体管，其栅极被连接到所述第一NMOS晶体管的漏极，其源极被连接到所述第一基准电位VPP和其漏极被连接到所述第二NMOS晶体管的漏极；第三PMOS晶体管，其栅极被连接到所述第一中间输出节点，其源极被连接到所述第一基准电位VPP，和其漏极被连接到第一输出端；第四PMOS晶体管，其栅极被连接到所述第二中间输出节点，其源极被连接到所述第一中间输出节点，和其漏极被连接到第二输出节点；第三NMOS晶体管，其栅极被连接到所述第四PMOS晶体管的漏极，其源极被连接到第二基准电位VBB，其中VBB＜Vss，其漏极被连接到所述第三PMOS晶体管的漏极；和第四NMOS晶体管，其栅极被连接到所述第三PMOS晶体管的漏极，其源极被连接到所述第二基准电位VBB，和其漏极被连接到所述第四PMOS晶体管的漏极。根据本专利技术的又一方面，一种电平移位器包括；第一电压电平移位电路，其接收具有本文档来自技高网...

【技术保护点】
一种电压电平移位电路，包括：　　　　第一级，其接收具有电压电平Ｖｃｃ和Ｖｓｓ的输入信号，其中Ｖｃｃ＞Ｖｓｓ，并输出互补第一和第二中间信号，其中，所述互补第一和第二中间信号具有电压电平ＶＩ↓［ｈｉｇｈ］和ＶＩ↓［ｌｏｗ］，其中ＶＩ↓［ｈｉｇｈ］＞ＶＩ↓［ｌｏｗ］；和　　　　第二级，其接收所述第一和第二中间信号，并输出互补第一和第二输出信号，其中，所述互补第一和第二输出信号具有电压电平ＶＯ↓［ｈｉｇｈ］和ＶＯ↓［ｌｏｗ］，其中，ＶＯ↓［ｈｉｇｈ］＞ＶＯ↓［ｌｏｗ］，其中，ＶＩ↓［ｈｉｇｈ］＞ＶＯ↓［ｈｉｇｈ］或ＶＩ↓［ｌｏｗ］＜ＶＯ↓［ｌｏｗ］，和其中ＶＯ↓［ｈｉｇｈ］＞Ｖｃｃ和ＶＯ↓［ｌｏｗ］＜Ｖｓｓ。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金南钟，闵泳善，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]