本实用新型专利技术涉及通信技术领域，尤指一种正弦波时钟生成电路、装置以及系统，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。本实用新型专利技术可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。降低了时钟的EMC问题。降低了时钟的EMC问题。
【技术实现步骤摘要】
一种正弦波时钟生成电路、装置以及系统
[0001]本技术涉及通信
，尤指一种正弦波时钟生成电路、装置以及系统。
技术介绍
[0002]多通道接收机往往需要多个本振信号对通道信号进行下变频，这些本振信号需要用频率合成器实现。为了使频率合成器的输出具备优越的性能，比如优异的相位噪声指标，往往需要使用高稳定度的参考源。
[0003]目前常用的参考源，一般都由晶体振荡器产生。但在多通道接收机中，为每一个通道配备一个晶体振荡器是极不现实的。首先是资源的严重浪费，其次，不同晶体振荡器由于其初始条件不同，产生的波形不可能在相位上同步，这就直接导致了频率合成器在输出上的相位不同步。在通道数少的情况下，人们把晶体振荡器的输出连接到多个频率合成器的参考源上来解决这个问题，但由于晶体振荡器本身驱动能力有限，这种连接方式最多只能支持3～5个通道。而对于十几个或几十个通道的接收机来说，则无法通过此方式实现时钟的多路输出。
[0004]现有的一分多的时钟缓冲器是通过一路时钟输入经芯片后可以分为多路时钟输出，供给多个电路时钟，解决了时钟的驱动问题。但是，使用这种时钟缓冲器为频率合成器提供时钟时会出现以下有两个问题：
[0005]1、时钟经过时钟缓冲器之后，抖动等指标会恶化，使频率合成器的输出相位噪声很难达标，从而影响接收机的接收灵敏度；
[0006]2、多个时钟输出，会导致的EMC问题；具体为：由于时钟缓冲器的输出一般由门电路构成，所以其输出波形为方波或接近方波。由傅里叶变换可知，方波的谐波构成是十分丰富的。由于接收机的灵敏度往往很高，有的甚至达到－100dBm以下；输出波形的谐波相较于主波来说，其功率虽然已经有巨大衰减，但却仍然远高于接收机的灵敏度阈值。一旦谐波频率落在接收机的接收频率范围内，势必对接收机的接收信号造成很大的干扰。而多路时钟下，这种干扰会叠加，从而导致接收机无法正常工作。
技术实现思路
[0007]为解决上述问题，本技术的主要目的在于提供一种正弦波时钟生成电路、装置以及系统，其可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。
[0008]为实现上述目的，本技术采用的技术方案是：
[0009]一种正弦波时钟生成电路，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟
缓冲器的输入端连接。
[0010]进一步，所述第一放大电路的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。
[0011]进一步，所述第二晶体滤波器的输入端和输出端均连接有LC匹配电路。
[0012]进一步，所述倍频电路包括第一电感、肖特基二极管模块、电容C7和第二电感，所述第一电感依序通过所述肖特基二极管模块、电容C7与所述第二电感连接。
[0013]进一步，所述晶体振荡器采用10MHz晶体振荡器。
[0014]本技术还提供一种正弦波时钟生成装置，所述装置包括如以上所述的正弦波时钟生成电路。
[0015]本技术还提供一种正弦波时钟生成系统，所述系统包括如以上所述的正弦波时钟生成电路。
[0016]本技术的有益效果在于：
[0017]本技术所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器；所述倍频放大电路可实现振荡信号的倍频，所述时钟缓冲器可以将倍频后的振荡信号分成多路时钟信号，所述第二晶体滤波器可以实现时钟信号的正弦波输出。因此，本技术可以产生多路可倍频的低抖动时钟，且时钟的波形为正弦波，降低了时钟的EMC问题。
附图说明
[0018]图1是本技术所述正弦波时钟生成电路的示意图。
[0019]图2是本技术所述倍频放大电路的电路原理图。
[0020]图3是本技术所述LC滤波器的电路原理图。
[0021]图4是本技术所述LC匹配电路的电路原理图。
[0022]图5是本技术实现48路50MHz正弦波时钟输出的电路结构示意图。
[0023]附图标号说明：1.第一放大电路；2.倍频电路；3.第二放大电路；4.第一电感；5.肖特基二极管模块；6.第二电感。
具体实施方式
[0024]请参阅图1－4所示，本技术关于一种正弦波时钟生成电路，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路1、倍频电路2、第二放大电路3和LC滤波器，所述第一放大电路1依序通过所述倍频电路2、第二放大电路3与所述LC滤波器连接，所述第一放大电路1的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接；
[0025]在上述方案中，所述倍频放大电路的输出频率为n
×
10MHz(n＝2、3、4、5、7)，其输出的频率取决于所述LC滤波器；时钟缓冲器可以把一路时钟信号转换为多路时钟信号，时钟缓冲器为数字电路，所以时钟缓冲器的输出波形为方波；另外，由于时钟缓冲器本身为有源器件，所以时钟信号经过时钟缓冲器抖动会增加，因此，在时钟缓冲器选型时要特别注意added jitter这个参数；
[0026]时钟缓冲器的输出端连接对应频率的第二晶体滤波器，一般的晶体滤波器的带宽都很窄，由傅里叶变换可知，方波滤除谐波后，可转换为频率等于方波频率的正弦波信号。
[0027]本技术的有益效果为：
[0028]本技术可实现振荡信号的倍频，同时倍频后的信号满足频率合成器苛刻的抖动指标要求；本技术理论上可实现多达144路的时钟信号输出；本技术所有的时钟信号输出均为正弦波，为多路时钟系统的EMC问题提出了一个很好的解决方案。
[0029]进一步地，所述第一放大电路1的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。
[0030]进一步地，所述第二晶体滤波器的输入端和输出端均连接有LC匹配电路。
[0031]进一步地，所述倍频电路2包括第一电感4、肖特基二极管模块5、电容C7和第二电感6，所述第一电感4依序通过所述肖特基二极管模块5、电容C7与所述第二电感6连接。
[0032]进一步地，所述晶体振荡器采用10MHz晶体振荡器；10MHz晶体振荡器具有高稳定度，可以产生10MHz的低抖动的周期信号。
[0033]需要说明的是，对于一些高频段的接收机，比如微波段的接收机，其频率合成器往往需要一个本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种正弦波时钟生成电路，其特征在于，包含：晶体振荡器、倍频放大电路、时钟缓冲器以及若干第二晶体滤波器，所述晶体振荡器依序通过所述倍频放大电路、时钟缓冲器与所述第二晶体滤波器连接，所述倍频放大电路包括第一放大电路、倍频电路、第二放大电路和LC滤波器，所述第一放大电路依序通过所述倍频电路、第二放大电路与所述LC滤波器连接，所述第一放大电路的输入端与所述晶体振荡器的输出端连接，所述LC滤波器的输出端与所述时钟缓冲器的输入端连接。2.根据权利要求1所述的一种正弦波时钟生成电路，其特征在于：所述第一放大电路的输入端与所述晶体振荡器的输出端之间连接有第一晶体滤波器。3.根据权利要求1所述的一种正...
【专利技术属性】
技术研发人员：赵泽平，陈志春，徐永杰，王日炎，董峥，
申请(专利权)人：广州润芯信息技术有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。