信号输出电路以及半导体集成电路制造技术

本发明专利技术涉及输出对输入信号为基准电压不同的信号的信号输出电路，其目的是提供使以不同的基准电压被驱动的多个电路可以容易地结合的信号输出电路。本发明专利技术是一种将从以第１基准电压（Ｖ０１）作为基准被驱动的第１电路（１１２）来的信号输出到以第２基准电压（Ｖ０２）作为基准被驱动的第２电路（１１３）的信号输出电路，其特征在于，具有：第１控制电路（１２１、１２２、Ｑ１１、Ｒ１１、Ｑ１２），其根据来自第１电路（１１２）的输出信号对第１基准电压（Ｖ０１）引入电流，根据引入的电流向第２电路（１１３）提供信号；和第２控制电路（Ｑ１３、Ｒ１２），其由第２电路（１１３）对第２基准电压（Ｖ０２）引入电流。

【技术实现步骤摘要】

本专利技术涉及信号输出电路以及半导体集成电路，尤其涉及将从以第1基准电位作为基准被驱动的第1电路来的输出信号输出到以所述第2基准电位作为基准被驱动的第2电路的信号输出电路以及半导体集成电路。
技术介绍
IIL(integrated injection logic)电路是使用双极工艺来制作低耗电的逻辑电路的技术。IIL电路通常可以使用模拟工艺来与模拟电路集成化(参照专利文献1)。由此，可以通过IIL逻辑电路的输出信号来实现如控制模拟电路这样的系统结构。在该电路结构中需要将IIL电路的输出信号输入到模拟电路。图4表示现有技术一例的方框结构图。图4(A)表示使基准电压V01为0V时的结构，图4(B)表示使基准电压V02为-5V时的结构。第1电路1例如是IIL电路，如图4(A)所示在基准电压V01为0V的情况下以基准电压V01为基准生成信号。把在第1电路1中生成的信号提供给第2电路2。第2电路2是通过由第1电路1提供的信号被控制的模拟电路，如图4(A)所示在基准电压V01为0V的情况下构成为使以基准电压V01为基准来进行动作这样的结构。此外，如图4(B)所示在基准电压V02为-5V时，与图4(A)的结构相同，在第1电路1与第2电路2中使基准电压共同为基准电压V02。特开2000-244301号公报可是，IIL电路的输出通常高电平是0.7V，低电平是0V。另一方面，在模拟电路中很多都是以电源电压Vcc为+5V、基准电压V02为-5V进行设计的。因此，在制作如图4所示的电路结构的集成电路的情况下，需要变更对IIL逻辑电路或者模拟电路的设计。本专利技术鉴于上述问题提出，以提供可容易地结合以不同的基准电压驱动的多个电路的信号输出电路以及半导体集成电路为目的。
技术实现思路
本专利技术是一种将从以第1基准电压(V01)作为基准被驱动的第1电路(112)来的信号输出到以第2基准电压(V02)作为基准被驱动的第2电路(113)的信号输出电路，其特征在于，具有第1控制电路(121、122、Q11、R11、Q12)，其根据来自第1电路(112)的输出信号对第1基准电压(V01)引入电流，根据该引入的电流向第2电路(113)提供信号；和第2控制电路(Q13、R12)，其由第2电路(113)对第2基准电压(V02)引入电流。本专利技术的特征在于，第1控制电路(121、122、Q11、R11、Q12)具有第1晶体管(Q11)，其根据来自第1电路(112)的信号将电流引入第1基准电压(V01)；和第2晶体管(Q12)，其根据第1晶体管(Q11)引入的电流向第2电路(113)提供电流。本专利技术的特征在于，第2控制电路(Q13、R12)具有第3晶体管(Q13)，该第3晶体管，由第2电路(113)对第2基准电压(V02)引入电流。本专利技术的特征在于，第1基准电压(V01)是接地电压，第2基准电压(V02)是负电压。本专利技术的特征在于，第1电路(112)是以第1基准电压(V01)作为基准被驱动的IIL电路，第2电路(113)是以第2基准电压(V02)作为基准被驱动的模拟电路。此外，上述参照符号仅仅是参考，因此，并不限定权利要求的范围。根据本专利技术，可以通过介于第1电路与第2电路之间的第1控制电路和第2控制电路，将从以第1基准电压作为基准被驱动的第1电路来的信号提供给以第2基准电压作为基准被驱动的第2电路，该第1控制电路，根据来自第1电路的输出信号对第1基准电压引入电流，根据引入的电流向第2电路提供信号，该第2控制电路，由第2电路对第2基准电压引入电流。附图说明图1是本专利技术的一个实施例的方框结构图。图2是信号输出电路111的电路结构图。图3是本专利技术的一个实施例的动作波形图。图4是现有技术一例的方框结构图。符号说明111信号输出电路112第一电路，113第二电路121、122、131定电流源Q11、Q12、Q13晶体管，R11、R12电阻具体实施方式图1表示本专利技术一实施例的方框结构图，图2表示信号处理电路111的电路结构图。本实施例的信号输出电路111是将第1电路112提供的以第1基准电压V01、例如0V为基准的信号转换为以第2基准电压V02、例如-5V为基准的信号并提供给第2电路113的电路。第1电路112例如是IIL电路、TTL电路，施加电源电压Vcc例如+5V、和第1基准电压V01例如0V。由此，第1电路112用作为电源电压Vcc与第1基准电压V01的电压差的5V被驱动。第1电路112的输出信号，以第1基准电压V01为基准，设为低电平为0V，高电平为+0.7V。另外，第2电路113例如是通过IIL电路来控制的模拟电路，施加电源电压Vcc例如+5V、和第2基准电压V02例如-5V。由此，第2电路113通过作为电源电压Vcc与第2基准电压V02的电压差的10V被驱动。信号输出电路111是将从第1电路112向第2电路113提供的信号的基准电压从第1基准电压V01转换到第2基准电压V02的电路，施加电源电压Vcc例如+5V以及第1基准电压V01例如0V和第2基准电压V02例如-5V。信号输出电路111，如图2所示由定电流源121、122，晶体管Q11、Q12、Q13，电阻R11、R12构成。定电流源121、122、晶体管Q11、Q12、电阻R11构成第1控制电路，该第1控制电路，根据来自第1电路112的输出信号对第1基准电压V01引入电流，根据引入的电流向第2电路113提供电流，晶体管Q13、电阻R12构成第2控制电路，该第2控制电路，由第2电路113对第2基准电压V02引入电流。在定电流源121、122上施加电源电压Vcc。定电流源121、122通过电源电压Vcc来生成定电流，并输出。从定电流源121输出的定电流，通过电阻R11提供给晶体管Q11的集电极。晶体管Q11由NPN晶体管构成，发射极与第1基准电压V01连接，在基极上提供逻辑输出信号。第1基准电压V01例如是接地电平0V。另外，逻辑输出信号，低电平是接地电平，高电平是大约0.7V。晶体管Q11在向基极提供的逻辑输出信号为低电平时关断，为高电平时导通。另外，从定电流源122输出的定电流提供给晶体管Q12的发射极。晶体管Q12由PNP晶体管构成，基极连接到定电流源121与电阻R11的连接点上，集电极连接到输出端子Tout、以及晶体管Q13的集电极和基极上。晶体管Q13成为连接了NPN晶体管的基极和集电极的结构，成为集电极以及基极与晶体管Q12的集电极连接、发射极通过电阻R12与第2基准电压V02连接的结构。晶体管Q13在晶体管Q12关断时不向集电极以及基极提供电流，处于关断状态。由此，在晶体管Q12关断时基极电压成为大约第2基准电压V02左右。此外，第2基准电压V02例如是电压Vee＝-5V。该晶体管Q13的集电极以及基极成为信号输出电路111的输出。此外，电阻R11是用于抑制电流、使晶体管Q12在晶体管Q11、Q13导通时不进入饱和区这样的电阻。图3表示本专利技术一实施例的动作波形图。图3(A)表示信号输出电路111的输入信号，图3(B)表示信号输出电路111的输出信号波形。在图3(A)所示的期间T1中，第1电路112的输出信号为低电平、即0V。此时，因为晶体管Q11的基极电压为0V，所以晶体管Q11关本文档来自技高网...

【技术保护点】
一种信号输出电路，将从以第１基准电压作为基准被驱动的第１电路来的信号提供到以第２基准电压作为基准被驱动的第２电路中，其特征在于，具有：　　　　第１控制电路，其根据来自所述第１电路的输出信号对所述第１基准电压引入电流，根据该引入的电流向所述第２电路提供信号；和　　　　第２控制电路，其由所述第２电路对所述第２基准电压引入电流。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黑川源太郎，土桥永祥，
申请(专利权)人：三美电机株式会社，
类型：发明
国别省市：JP[日本]