多阈值MOS电路制造技术

多阈值触发器（１００ａ），包括主锁存器（１１０）、从属锁存器（１２０）和至少一个控制开关。主锁存器由低阈值（ＬＶＴ）晶体管形成的输入缓冲器（２１０）和由ＬＶＴ晶体管形成的第一锁存电路（２２０）组成。从属锁存器（１２０）由高阈值（ＨＶＴ）晶体管形成的第二锁存电路（２４０）和由ＬＶＴ晶体管形成的输出驱动器（２６０）组成。至少一个控制开关使能或禁止ＬＶＴ晶体管并且由至少一个ＨＶＴ晶体管实现。ＬＶＴ和ＨＶＴ晶体管可以是Ｎ－ＦＥＴ和／或Ｐ－ＦＥＴ。多阈值触发器可以高速操作，具有低泄漏电流并且可在禁止时保存逻辑状态。

【技术实现步骤摘要】
【国外来华专利技术】

【技术保护点】
一种集成电路，包括至少一个多阈值触发器，每个多阈值触发器包括：　　　　由低阈值（ＬＶＴ）晶体管组成的主锁存器；　　　　由高阈值（ＨＶＴ）晶体管组成的从属锁存器；和　　　　可操作以使能或禁止所述ＬＶＴ晶体管的至少一个控制开关。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S兰普拉撒德，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US[]