当前位置: 首页 > 专利查询>派赛公司专利>正文

高速高电压驱动器制造技术

技术编号:34099116 阅读:9 留言:0更新日期:2022-07-11 23:01
本公开涉及高速高电压驱动器。描述了用于偏置仅使用低电压晶体管的高速高电压驱动器的系统、方法和设备。设备和方法适于控制至低电压晶体管的偏置电压以使其不超过低电压晶体管的操作电压,同时允许驱动器在高电压处的DC至高速操作。提供了驱动器和偏置级的可堆叠且模块化的架构,其可以在驱动器的较高电压要求的情况下增长。将电容性电压分配用于驱动器的过渡阶段期间的高速偏置电压调节,以及将电阻性电压分配用于在稳定状态下提供偏置电压。还提供了一种更简单的开漏配置,其可用在上拉模式或下拉模式下。模式或下拉模式下。模式或下拉模式下。

【技术实现步骤摘要】
高速高电压驱动器
[0001]本申请为于2018年9月6日提交、申请号为201680083259.4、专利技术名称为“高速高电压驱动器”的中国专利申请的分案申请。所述母案申请的国际申请日为2016年4月27日,国际申请号为PCT/US2016/029622。
[0002]相关申请的交叉引用
[0003]本申请要求于2016年3月10日提交的美国专利申请第15/066,647号的优先权,其全部内容通过引用并入本文。


[0004]本文描述的各个实施方式总体上涉及用于偏置低电压晶体管的堆叠以使其用作高速高电压驱动器或逆变器的系统、方法和装置。

技术介绍

[0005]在执行从高电压到较低电压的转换的应用中,高速高电压驱动器可以用作逆变器。在这样的应用中,逆变器的适当偏置的经堆叠的晶体管可以用于允许逆变器在比堆叠的任何单独晶体管的电压处理能力高的电压进行操作。适当偏置堆叠的晶体管以允许逆变器的高(切换)速度操作同时以在堆叠的每个单独晶体管的电压处理能力内的期望操作电压操作堆叠的每个单独晶体管会是具有挑战性的任务,而这在本公开的各个实施方式中得到解决。

技术实现思路

[0006]根据本公开的第一方面,提出了一种高速高电压HSHV驱动器,包括:第一类型的晶体管的第一堆叠,其耦接在HSHV驱动器的输出节点与高电压之间;与第一类型相反的第二类型的晶体管的第二堆叠,其与耦接在输出节点与参考电压之间;第一偏置电路,其被配置成向所述第一堆叠提供偏置电压,第一偏置电路包括第二类型的晶体管的第一偏置堆叠;以及第二偏置电路,其被配置成向第二堆叠提供偏置电压,第二偏置电路包括第一类型的晶体管的第二偏置堆叠,其中:HSHV驱动器操作为逆变器,逆变器具有输入信号和在输出节点处的输出信号,输入信号具有低电压,输出信号具有高电压,以及第一堆叠、第二堆叠、第一偏置堆叠和第二偏置堆叠的晶体管具有远小于高电压的期望操作电压。
[0007]根据本公开的第二方面,提出了一种高速高电压HSHV开漏驱动器,包括:第一类型的晶体管的堆叠,其耦接在HSHV驱动器的输出节点与参考电压之间;偏置电路,其被配置成向堆叠提供偏置电压,偏置电路包括第二类型的晶体管的偏置堆叠;其中:输出节点是晶体管的堆叠的输出晶体管的漏极节点,其适于通过上拉元件耦接至高电压,HSHV驱动器操作为开漏逆变器,开漏逆变器具有输入信号和在输出节点处的输出信号,输入信号具有低电压,输出信号具有高电压,并且堆叠和偏置堆叠的晶体管具有远小于高电压的期望操作电压。
[0008]根据本公开的第三方面,提出了一种高速高电压HSHV开漏驱动器,包括:第二类型
的晶体管的堆叠,其耦接在HSHV驱动器的输出节点与高电压之间;偏置电路,其被配置成向堆叠提供偏置电压,偏置电路包括第一类型的晶体管的偏置堆叠;其中:输出节点是晶体管的堆叠的输出晶体管的漏极节点,其适于通过下拉元件耦接至参考电压,HSHV驱动器操作为开漏逆变器,开漏逆变器具有输入信号和在输出节点处的输出信号,输入信号具有低电压,输出信号具有高电压,并且堆叠和偏置堆叠的晶体管具有远小于高电压的期望操作电压。
[0009]根据本公开的第四方面,提出了一种用于偏置高速高电压HSHV驱动器的方法,该方法包括:提供第一类型的晶体管的第一堆叠,该第一堆叠耦接在HSHV的输出节点与高电压之间;提供与第一类型相反的第二类型的晶体管的第二堆叠,该第二堆叠耦接在输出节点与参考电压之间;通过耦接至第一堆叠的第一偏置电路向第一堆叠提供偏置电压,第一偏置电路包括第二类型的晶体管的第一偏置堆叠;通过耦接至第二堆叠的第二偏置电路向第二堆叠提供偏置电压,第二偏置电路包括第一类型的晶体管的第二偏置堆叠,其中:HSHV驱动器操作为逆变器,逆变器具有输入信号和在输出节点处的输出信号,输入信号具有低电压,输出信号具有高电压,并且第一堆叠、第二堆叠、第一偏置堆叠和第二偏置堆叠的晶体管具有远小于高电压的期望操作电压。
附图说明
[0010]结合到本说明书中并构成其一部分的附图示出了本公开的一个或更多个实施方式,并且与示例性实施方式的描述一起用于说明本公开的原理和实现。
[0011]图1示出了根据本专利技术的用于将高电压转换为较低电压的高速高电压(HSHV)驱动器的框图。图1中描绘的HSHV的有源元件具有远低于高电压的电压处理能力。
[0012]图2A示出了以堆叠配置布置的两个PMOS晶体管和以堆叠配置布置的两个NMOS晶体管,其中两个堆叠串联连接以提供以5伏特操作的HSHV驱动器的功能,并且PMOS/NMOS晶体管中的每一个具有约为2.5伏的电压处理能力。在图中还提供了用于晶体管的安全操作的偏置电压。
[0013]图2B示出了以堆叠配置布置的四个PMOS晶体管和以堆叠配置布置的四个NMOS晶体管,其中两个堆叠串联连接以提供以10伏特操作的HSHV驱动器的功能,并且PMOS/NMOS晶体管中的每一个具有约为2.5伏的电压处理能力。在图中还提供了用于晶体管的安全操作的偏置电压。
[0014]图3A至图3C示出了根据本公开的示例性HSHV驱动器的框图,其中,该示例性HSHV驱动器包括电平移位器、高侧晶体管堆叠和对应的偏置电路、以及低侧晶体管堆叠和对应的偏置电路。
[0015]图4A至图4D示出了用于图3A至图3C的示例性HSHV驱动器中的晶体管堆叠。
[0016]图5A至图5B示出了图3A至图3C的示例性HSHV驱动器的偏置晶体管堆叠与主晶体管堆叠之间的互相连接。
[0017]图5C表示根据本公开的示例性第一实施方式HSHV驱动器的电路图。
[0018]图5D是图5C的电路图的一部分的放大视图。
[0019]图6A表示根据本公开的示例性第二实施方式HSHV驱动器的电路图。
[0020]图6B是图6A的电路图的一部分的放大视图。
[0021]图7A表示根据本公开的示例性第三实施方式HSHV驱动器的电路图。
[0022]图7B是图7A的电路图的一部分的放大视图。
[0023]图7C是图7B的电路的根据本公开的替选实施方式。
[0024]图8A表示根据本公开的示例性第四实施方式HSHV驱动器的电路图。
[0025]图8B是图8A的电路图的一部分的放大视图。
[0026]图9A表示根据本公开的实施方式的电平移位器的电路图,其中,该电平移位器用于根据本公开的HSHV驱动器中。
[0027]图9B表示根据本公开的包括图9A的电平移位器的示例性HSHV驱动器的框图。
[0028]图10表示根据本公开的实施方式的具有带上拉元件的开漏配置的示例性HSHV驱动器的框图。
[0029]图11表示根据本公开的实施方式的具有带下拉元件的开漏配置的示例性HSHV驱动器的框图。
具体实施方式
[0030]本专利技术提供了用于适当地偏置晶体管的堆叠的方法和装置,其中,晶体管的堆叠实质上被布置成能够用作根据高于堆叠中的任何单个晶体管的电压处理本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种高速高电压(HSHV)驱动器,包括:第一类型的晶体管的第一堆叠,其耦接在所述HSHV驱动器的输出节点与高电压之间;与所述第一类型相反的第二类型的晶体管的第二堆叠,其耦接在所述输出节点与参考电压之间;第一偏置电路,其被配置成向所述第一堆叠提供偏置电压,所述第一偏置电路包括所述第二类型的晶体管的第一偏置堆叠;以及第二偏置电路,其被配置成向所述第二堆叠提供偏置电压,所述第二偏置电路包括所述第一类型的晶体管的第二偏置堆叠,其中:所述HSHV驱动器操作为逆变器,所述逆变器具有输入信号和在所述输出节点处的输出信号,所述输入信号具有低电压,所述输出信号具有所述高电压,并且所述第一堆叠、所述第二堆叠、所述第一偏置堆叠和所述第二偏置堆叠的晶体管具有远小于所述高电压的期望操作电压。2.根据权利要求1所述的HSHV驱动器,其中,所述HSHV驱动器在以下模式下操作:导通模式,其中,所述HSHV驱动器的所述输出节点处的电压基本上等于所述高电压,以及关断模式,其中,所述HSHV驱动器的所述输出节点处的所述电压基本上等于所述参考电压,其中,在所述导通模式和所述关断模式之一下的操作基于至所述HSHV驱动器的所述输入信号的电压电平。3.根据权利要求1所述的HSHV驱动器,其中,所述第一堆叠或所述第二堆叠包括数目等于或高于三个的经堆叠的晶体管。4.根据权利要求1所述的HSHV驱动器,其中,所述第一类型是P型并且所述第二类型是N型。5.根据权利要求2所述的HSHV驱动器,其中,在所述导通模式下,所述第一堆叠和所述第一偏置堆叠的所有晶体管均导通,并且所述第二堆叠和所述第二偏置堆叠的所有晶体管均关断,而在所述关断模式下,所述第一堆叠和所述第一偏置堆叠的所有晶体管均关断,并且所述第二堆叠和所述第二偏置堆叠的所有晶体管均导通。6.根据权利要求1所述的HSHV驱动器,其中:所述第一堆叠、所述第一偏置堆叠、所述第二堆叠和所述第二偏置堆叠中的每一个的晶体管通过公共源极

漏极节点串联耦接,从而形成具有第一晶体管和末尾晶体管的耦接晶体管序列,所述第一堆叠的第一晶体管的...

【专利技术属性】
技术研发人员:加里
申请(专利权)人:派赛公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1