输出驱动器电路制造技术

本发明专利技术涉及一种输出驱动器电路，不管在由应用了输出驱动器电路的半导体存储器装置执行的过程期间发生温度变化，或由半导体存储器装置的工作特性引起的温度变化，输出驱动器电路降低了其输出信号的转换速率的变化，同时甚至在其高速操作模式中仍能具有极好的工作特性。

【技术实现步骤摘要】

本专利技术涉及一种输出驱动器电路，尤其涉及一种当由于过程及温度条 件发生变化而导致电阻和电源电压发生变化时，能够防止其转换速率(slew rate)发生突变，以便其可以广泛应用于高速接口电路的输出级上的输出驱 动器电路。
技术介绍
半导体设备使用输出驱动器电路通过输出端(即，输出点)将来自其芯片 的内部数据输出到该芯片外部。这种输出驱动器电路包括推挽驱动器。推挽驱动器的 一个重要功能是 控制输出信号的转换速率。"转换速率"表示输出信号的电压电平的变化速率，从而可被认为是电 压对时间的梯度。转换速率可为上升转换速率或下降转换速率。上升转换 速率代表电压电平从低电平转变为高电平的输出电压的梯度。另一方面，更高转换速率上，输出电压的梯度更加陡(sharper )。换言之，输出电压的 电平在很短时间内突变。在输出推挽驱动器处于高转换速率时，产生了大 量噪声电流。为此，这种输出推挽驱动器不适于高速接口电路的输出级。图1图示了现有输出驱动器电路的配置。将参考图1来描述现有驱动 器电路的操作其所涉及到的问题。图1显示了将现有输出驱动器电路应用于DRAM的实例。如图l所示， 输出驱动器电路包含预驱动器，其中预驱动器包含PMOS晶体管Pl及 NMOS晶体管Nl的COMS晶体管，并且其适用于响应输入^:据信号IN来 执行切换操作；及另一个包含PMOS晶体管P2及NMOS晶体管N2的CMOS,并且其适用于响应输入数据信号IN来执行切换操作。输出驱动器 电路还包含用作上拉元件的PMOS晶体管P0，适用于响应POMS晶体管 PI与NMOS晶体管Nl之间的输出节点up上的信号来执行切换搡作；及用 作下拉元件的NMOS晶体管N0，适用于响应PMOS晶体管P2与NMOS 晶体管N2之间的输出节点dn上的信号来执行切换操作。现有输出驱动器电路还包含用于控制其输出信号的转换速率的装置。 在所说明的情况中，转换速率控制装置包括包含在预驱动器中的电阻R1和 R2。根据这种配置，当输入数据信号IN处于高电平时，PMOS晶体管PI 和P2均被关断，而NMOS晶体管Nl与N2均被导通。在这种状态中，执 行电流的放电过程。结果，根据时间常数tl(tl气Rl+R—Nl)xC—up),在输出 节点up处的电位(potential)(即，电压V叩)降低到电平VSS。此处，"C—up" 代表在输出节点up上产生的寄生电容，并且"R一Nl"代表在其导通状态下 NMOS晶体管Nl的通态电阻(on-resistance)。即，由以下表达式来表达电 压Vup的降低 Vup = Vddxe""i根据与电流的放电相关的表达式1，作为驱动元件的PMOS晶体管P0 将输出驱动器电路的输出端的电压驱动至电平Vdd。因此，所得的输出信 号具有确定的转换速率。类似地，当输入数据信号IN处于低电平时，NMOS晶体管Nl与N2 均被关断，而PMOS晶体管PI与P2均被导通。在此状态下，执行电流的 放电过程。结果，根据时间常数t2(t2=(R2+R—P2)xC—dn)，在输出节点dn 上的电位(即，电压Vdn)被上升到电平VDD。此处，"C—down"代表在输出 节点dn上产生的寄生电容，并且"I^P2"代表在其导通状态下PMOS晶体管 P2的通态电阻。即，由以下表达式来表达电压Vdn的上升Vdn = Vddx(l-e-t/t2)根据与电流的充电相关的表达式，作为驱动元件的NMOS晶体管NO 将输出驱动器电路的输出端的电压驱动至电平Vss。因此，所得的输出信号 具有确定的转换速率。然而，现有输出驱动器电路具有其转换速率特性不稳定的问题。即，应用输出驱动器电路的半导体存储器设备在执行处理期间具有高的温度变 化。特别是，半导体存储器装置在其高速操作中温度升高。在这种情况中，化。由此，温度变化导致每个电阻均呈现电阻变化，因此改变了表达式1及表达式2中表达的时间常数tl及t2。结果，节点up及dn的各自的电压 发生改变。因此，根据发生在相关半导体存储器装置中的温度变化，现有 输出驱动器电路在转换速率方面会发生突变。这种转换速率变化会负面影 响半导体存储器装置的信号特性。
技术实现思路
因此，本专利技术的一个目的是提供一种输出驱动器电路，不管在应用了 驱动器电路的半导体存储器装置执行的处理期间发生的温度变化，或由半 导体存储器装置的工作特性造成的温度变化，输出驱动器电路都降低了其 输出信号的转换速率的变化，同时甚至在其高速操作模式中仍能具有极好 的工作特性。根据一方面，本专利技术提供了一种输出驱动器电路，包括上拉驱动器， 适用于将电源电压输出到输出端；下拉驱动器，适用于将地电压输出到输 出端；第一上拉预驱动器，适用于响应数据输入信号而启动，并且在其启 用状态下，通过直接使用电流供应单元供应的第 一 电流控制的第 一 充电电 流将上拉驱动器的栅极上拉到电源电压电平；第一下拉预驱动器，适用于 响应数据输入信号而启动，并且在其启用状态下，通过直接使用电流供应 单元供应的第二电流控制的第 一放电电流将上拉驱动器的栅极下拉到地电 压电平；第二上拉预驱动器，适用于响应数据输入信号而启动，并且在其 启用状态下，通过直接使用由第一电流控制的第二充电电流将下拉驱动器 的栅极上拉到电源电压电平；及第二下拉预驱动器，适用于响应数据输入 信号而启动，并且在其启用状态下，通过直接使用由第二电流控制的第二 放电电流将下拉驱动器的栅极下拉到地电压电平。第 一 上拉预驱动器可以包括第 一 晶体管，用于使第 一 电流在电源电压 源与电流供应单元之间流动，及第二晶体管，用于与第一晶体管一起组成 电流镜，从而通过使用具有与第 一 电流成比例的预定数值的第 一 充电电流 来上拉该上拉驱动器的栅极。第 一 下拉预驱动器可以包括第 一 晶体管，用于允许第二电流在电流供 应单元与地之间流动，及第二晶体管，用于与第一晶体管一起组成电流镜， 从而通过使用具有与第二电流成比例的预定数值的第 一放电电流来下拉该 上拉驱动器的栅极。第 一上拉预驱动器包括第 一晶体管，用于使第 一 电流在电源电压源与 电流供应单元之间流动，及第二晶体管，用于与第一晶体管一起组成电流 镜，从而通过使用具有与第 一 电流成比例的预定数值的第 一 充电电流来上 拉该上拉驱动器的栅极，第一下拉预驱动器包括第三晶体管，用于使第二 电流在电流供应单元与地之间流动，及第四晶体管，用于与第三晶体管一 起组成电流镜，从而使用具有与第二电流成比例的预定数值的第 一放电电 流来下拉该上拉驱动器的栅极。第二上拉预驱动器可以包括第 一 晶体管，用于使第 一 电流在电源电压 源与电流供应单元之间流动，及第二晶体管，用于与第一晶体管一起组成 电流镜，从而通过使用具有与第 一 电流成比例的预定数值的第二充电电流 来上拉该下拉驱动器的栅极。第二下拉预驱动器可以包括第 一 晶体管，用于使第二电流在电流供应 单元与地之间流动，及第二晶体管，用于与第一晶体管一起组成电流镜， 从而通过使用具有与第二电流成比例的预定数值的第二放电电流来下拉该 下拉驱动器的栅极。第二上拉预驱动器包括第 一晶体管，用于使第 一 电流在电源电压源与 电流供应单元之间流动，及第二晶体管，用于与第一晶体管一起组成电流 镜，从而通过使用本文档来自技高网...

【技术保护点】
一种输出驱动器电路，其包括：上拉驱动器，用于将电源电压输出到输出端；下拉驱动器，用于将地电压输出到输出端；第一预驱动器，包括：第一上拉单元，用于直接使用具有预定电平的第一电压，将上拉驱动器的栅极上拉到电源电压电平，及 第一下拉单元，用于直接使用具有预定电平的第二电压，将上拉驱动器的栅极下拉到地电压的电平；第二预驱动器，包括：第二上拉单元，用于直接使用第一电压，将下拉驱动器的栅极上拉到电源电压电平，及第二下拉单元，用于直接使用第二电压，将下拉驱动器 的栅极下拉到地电压电平；及连接到下拉驱动器的栅极和地的补偿电容器，并用于补偿上拉驱动器的栅极与下拉驱动器的栅极之间的寄生电容差。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李东郁，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]