集成电路装置中调节和精确控制时钟占空因数的电路及方法制造方法及图纸

本发明专利技术提供一种在集成电路装置中调节和精确控制时钟占空因数（ｄｕｔｙｃｙｃｌｅ）的电路和方法，其中电压控制反相器（ｉｎｖｅｒｔｅｒ）仅使用Ｎ通道电流调节晶体管，而且藉由串联两个这样的反相器可使上升缘和下降缘都被调节。这些反相器的串联具有获得额外精确度的潜能。

【技术实现步骤摘要】

本专利技术是属于集成电路领域。具体地说，本专利技术是关于在集成电路装置中调节和精确控制时钟占空因数(duty cycle)的电路及技术，该集成电路 装置例如是双倍数据传输速率同步动态随机存取存储器(DDR SDRAM)。
技术介绍
由于在时钟的上升缘和下降缘都会动作，因此在数字电路中产生占空因 数精确为50%的时钟已经变得越来越重要。在现有技术中，使用双斜率积分 器的方式来显示信号何时具有50°/。的占空因数是已知的。这种方式利用两个 具有相等大小的电流源，其一用在该信号是"高"时对一个集成电容进行充 电，另一个则用在该信号是"低"时对该电容进行放电。如果信号的占空因 数为50%,则在一个时钟周期内不会有净电荷转移给该电容，电容上的电压 也会稳定。当信号的占空因数大于50°/。时，电容上的电压会增加。当占空因数低于 50%时，则电容上的电压会减少。电容上的电压又可以反过来用来控制占空因 数，也就是说，产生"控制电压，，。在某些情况下，两个控制电压被产生， 一个利用上述时钟，另一个使用该时钟的剩余。在这种情况下，当占空因数 偏离50%时，这两个控制电压会在相反的方向上移动。各种使用上述控制电压来调节占空因数的技术已经被提出。在电流源的 大小不相等时使用与上述相同的技术可用来产生具有除了 50°/。以外的精确占 空因数的信号，也是已知的。以上所列技术的例子在美国专利第7,015,739 号、第6, 781， 419号以及第6， 975, 100号中有描述。占空因数的偏离是因为占空因数为5 0 %的输入信号的上升缘和下降缘以 不同的速率传播通过介于该输入和该传播信号被使用的点之间的电路而发生 的。调节占空因数的通常方法是在上述中间路径中添加一个电压控制的占空 因数调节电路。在这种方法中，该添加的占空因数调节电路使用控制电压来 使在上述输入和所增添占空因数调节电路之间的电路中的上升缘和下降缘的传播延迟在相反的方向上并不同。因此，占空因数朝着想要的数值持续来 做调节。具体地，在美国专利第6，781,419号中， 一个电压控制的反相器被用来 在相反方向上调节上升和下降缘的输出回转速率，并藉此调节占空因数。一 个电压控制的P信道电流调节晶体管被用来控制该反相器输出的上升缘回转 速率。 一个N信道电压控制调节晶体管被用来控制反相器输出的下降缘回转 速率。用来控制P信道和N信道晶体管的控制电压是从由如上所述的双斜率 积分器产生的电压得到，而不是直接使用这个电压。在电压控制的反相器同时使用P信道和N信道电流调节晶体管会出现这 样一个问题当双斜率积分器是直接用来控制电压时，上述两个晶体管会要 求低的临限电压。进一步地，在现有技术中，通常不直接使用双斜率积分器 来产生的控制电压。相反地，控制电压是衍生自此一电压，因此必然造成额 外的电路复杂性。
技术实现思路
因此本专利技术的目的之一是提供一种在集成电路装置中调节和精确地控制 时钟占空因数的电路和技术，其中，仅有N通道电流调节晶体管使用在电压 控制反相器内，且藉由两个这样的反相器的串联可以调节上升缘和下降缘。 多对反相器的串联具有得到额外精确度的潜能。这里所揭示的是一种占空因数修正电路，其包括偶数个同样的电压控制 反相器，这些反相器串联有两个不同的控制电压，所述两个控制电压分别施 加给奇数编号的反相器和偶数编号的反相器。这种占空因数修正电路可以上 述两个不同的电压被初始化为电源电压的一半的方式来实施。在本专利技术的一 个特别实施例中，所述占空因数修正电路可以在所述电压控制反相器中仅使 用N通道电流控制晶体管，且使所述反相器下降缘回转速率以及开关点由施 加的供应电压来控制。在本专利技术的进一步的实施例中，可以使用独立的双斜 率积分器电压产生器内的一个双向电流路径来分别产生所述控制电压。在此特别揭示的是一种占空因数调节电路，其包括耦接在 一 电源电压源 和一参考电压电平之间的第一和第二电压控制反相器。所述第一电压控制反相器在其输入接收一第一控制电压，所述第二电压控制反相器在其输入接收 一第二控制电压。当所述电路输出的占空因数偏离50°/。时，所述第一和第二控制电压在相反的方向上移动。在一个特别的实施例中，达成占空因数调节 器的功能的多个电压控制反相器可以串联耦接至第一和第二电压控制反相 器，其中，奇数编号者接收第一控制电压，偶数编号者接收第二控制电压。在此更揭示一种占空因数调节器电路，其包括接收输入时钟信号以及第 一控制电压的第一电压控制反相器，以及第二电压控制反相器耦接至第一电 压控制反相器的输出并接收其第二控制电压。第二电压控制反相器提供一修 正后输出时钟信号以响应第 一 电压控制反相器的输出以及第二控制电压。在此进一步特别揭示一种调节一输入信号的占空因数的方法，该方法包括提供串联耦接的第一和第二反相器；首先以第一反相器来调节所述输入 信号的上升缘的传播延迟；以及其次以第二反相器来调节所述输入信号的下降缘的回转速率来完成。藉由分别供应第一和第二控制信号至上述第一和第 二反相器，则可以调节它们的开关临限，并因此对所述输入信号作有效地调 节占空因数。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并配合附图，作详细说明如下。附图说明图1是根据本专利技术实施例的用以在集成电路装置内调节和精确控制时钟 占空因数的占空因数修正电路的简化方块图。图2是图1所示的占空因数调节器的一个实例的具体示意图。图3是包括图l所示的双斜率积分器的控制电压产生电路的具体示意图。图4是图2所示的占空因数调节器与图3所示的控制电压产生电路的结 合的具体示意图，其中在信号QCLK是修正过的输出时钟信号。图5示出一系列用作说明图4中的电路的仿真的波形，其中，输入时钟 周期是2ns,占空因数为65%。图6示出另一系列用作说明图4中的电路的进一步仿真的波形，其中， 输入占空因数是35%。图7示出又一系列用作图解图4中的电路的另一仿真的波形，其中，占 空因数是65%且使四个上述调节电路的串联实例。图8是在图4的电路的仿真中示出控制电压VC0N1和VC0N2的图解说明，其中，该电路具有一个调节电路的实例，且输入占空因数为65%。图9是在图4的电路的仿真中示出控制电压VC0N1和VC0N2的另一图解 说明，其中，该电路具有四个上述调节电路的实例，且输入占空因数为65%。图IO示出控制电压产生电路的另一尤其具有实用性可选实施例，其中， 要求占空因数仅为50%,从而可以允许使用单一电阻来代替图3所示的实施 例的独立的上拉和下拉电阻。图11示出占空因数调节电路的另一替代实施例，该实施例利用串联的两 个图2所示的占空因数调节器，但在该二级之间具有反相装置以及在其输出 设置一个反相器。附图符号说明100:占空因数修正电路102:占空因数调节器104:双斜率积分器106、108、 110、 112:线202、208、 306、 316: P通道晶体管204、210、 308、 318: N通道晶体管206、212: N通道电流调节晶体管300:反相器302、312:与非门304、314:或非门310、320:电流源322:反相器324:分压器326、328: CMOS传输门400:电路402、404、 614、 628本文档来自技高网...

【技术保护点】
一种占空因数调节的电路，包括：　　　　第一和第二电压控制反相器，其是串联连接并耦接在电源电压源和参考电压电平之间，所述第一电压控制反相器在其输入接收第一控制电压，所述第二电压控制反相器在其输入接收第二控制电压，当所述电路的输出偏离５０％的占空因数时，所述第一和所述第二控制电压在相反的方向上移动。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：约翰亥特利，
申请(专利权)人：茂德科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]