用于形成SRAM存储单元结构的半导体器件和方法技术

本公开涉及用于形成SRAM存储单元结构的半导体器件和方法。一种装置包括存储单元。存储单元中的第一存储单元包括布置在第一掺杂区域中的第一写入端口和布置在第二掺杂区域中的第一读取端口。第一读取端口通过存储单元中的第二存储单元的第二写入端口与第一写入端口分开。端口分开。端口分开。

【技术实现步骤摘要】
用于形成SRAM存储单元结构的半导体器件和方法


[0001]本公开总体涉及用于形成SRAM存储单元结构的半导体器件和方法。

技术介绍

[0002]半导体存储器是在基于半导体的集成电路上实现的电子数据存储设备，并且具有比其他类型的数据存储技术快得多的存取时间。例如，静态随机存取存储器(SRAM)通常用于集成电路。嵌入式SRAM在高速通信、图像处理和片上系统(SOC)应用中很受欢迎。可以在几纳秒内从SRAM单元读取位或将位写入SRAM单元，而旋转存储装置(如硬盘)的存取时间在毫秒范围内。

技术实现思路

[0003]根据本公开的一个实施例，提供了一种用于存储的装置，包括：多个存储单元，至少包括第一存储单元和第二存储单元；第一写入端口，布置在所述第一存储单元的第一掺杂区域中；以及第一读取端口，布置在所述第一存储单元的第二掺杂区域中，所述第一读取端口通过所述第二存储单元的第二写入端口与所述第一写入端口分开。
[0004]根据本公开的另一实施例，提供了一种半导体器件，包括：第一存储单元，包括：第一存储单位，包括形成在第一n加(NP)区域中的n型晶体管和形成在所述第一NP区域和第二NP区域之间的第一p加(PP)区域中的p型晶体管；多个第一写入存取晶体管，形成在所述第一NP区域中或所述第一PP区域中；以及多个第一读取存取晶体管，形成在所述第二NP区域中。
[0005]根据本公开的又一实施例，提供了一种形成SRAM存储单元结构的方法，包括：在第一区域内形成用于第一存储单元的第一写入存取晶体管；在第二区域内形成用于所述第一存储单元的第一读取存取晶体管；以及在所述第一区域和所述第二区域之间的第三区域内形成用于第二存储单元的第二写入晶体管，所述第一存储单元和所述第二存储单元是位于同一列的相邻行中的存储单元。
附图说明
[0006]在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。
[0007]图1A示出了根据本公开的一些实施例的示例性FinFET器件的透视图。
[0008]图1B示出了根据本公开的一些实施例的CMOS配置中的FinFET晶体管的横截面侧视图。
[0009]图1C示出了根据本公开的一些实施例的标准(STD)单元阵列的俯视图。
[0010]图1D是根据本公开的一些实施例的存储电路的一部分的电路图。
[0011]图2
‑
图4和图5A
‑
图5C是根据本公开的一些实施例的存储电路的一部分的布局图。
[0012]图5D示出了根据本公开的一些实施例的SRAM单元中的示例性晶体管的透视图。
[0013]图6是根据本公开的一些实施例的存储电路的一部分的电路图。
[0014]图7
‑
图9、图10A和图10B是根据本公开的一些实施例的存储电路的一部分的布局图。
[0015]图11是根据本公开的一些实施例的存储电路的一部分的电路图。
[0016]图12
‑
图15是根据本公开的一些实施例的存储电路的一部分的布局图。
[0017]图16是根据本公开的一些实施例的存储电路的一部分的电路图。
[0018]图17是根据本公开的一些实施例的用于设计半导体器件的集成电路设计系统的框图。
[0019]图18是根据本公开的一些实施例的生成布局设计的方法的流程图。
具体实施方式
[0020]下面的公开内容提供了用于实现所提供主题的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。
[0021]本说明书中使用的术语通常具有其在本领域和使用每个术语的具体上下文中的普通含义。本说明书中对示例的使用，包括本文讨论的任何术语的示例，仅是说明性的，并且决不限制本公开或任何示例性术语的范围和含义。同样，本公开不限于本说明书中给出的各种实施例。
[0022]尽管本文可以使用术语“第一”、“第二”等来描述各种要素，但这些要素不应受这些术语的限制。这些术语用于区分一个要素与另一个要素。例如，在不脱离实施例的范围的情况下，第一要素可被称为第二要素，并且类似地，第二要素可被称为第一要素。如本文所用，术语“和/或”包括相关所列项中的一个或多个项的任何和所有组合。
[0023]此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。
[0024]在本文件中，术语“耦合”也可称为“电耦合”，并且术语“连接”可称为“电连接”。“耦合”和“连接”也可用于表示两个或多个要素相互协作或交互。
[0025]本公开涉及但不以其他方式限于鳍式场效应晶体管(FinFET)器件。FinFET器件例如可以是互补金属氧化物半导体(CMOS)器件，包括P型金属氧化物半导体(PMOS)FinFET器件和N型金属氧化物半导体(NMOS)FinFET器件。以下公开将继续以一个或多个FinFET示例来说明本公开的各种实施例。然而，应当理解，除非特别声明，否则本申请不应限于特定类型的器件。
[0026]FinFET器件的使用在半导体工业中越来越流行。参考图1A，示出了根据本公开的一些实施例的示例性FinFET器件50的透视图。FinFET器件50是构建在衬底(例如，体衬底)之上的非平面多栅极晶体管。薄的含硅“鳍状”结构(以下称为“鳍”)形成FinFET器件50的主体。鳍沿着图1A所示的X方向延伸。鳍具有沿着与X方向正交的Y方向测量的鳍宽度W
fin
。FinFET器件50的栅极60环绕该鳍，例如，环绕鳍的顶表面和相反的侧壁表面。因此，栅极60的一部分在与X方向和Y方向均正交的Z方向位于鳍之上。
[0027]L
G
表示栅极60的在X方向测量的长度(或宽度，取决于透视)。栅极60可以包括栅极电极组件60A和栅极电介质组件60B。栅极电介质60B具有在Y方向测量的厚度t
ox
。栅极60的一部分位于诸如浅沟槽隔离(STI)之类的电介质隔离结构之上。FinFET器件50的源极70和漏极80形成在位于栅本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于存储的装置，包括：多个存储单元，至少包括第一存储单元和第二存储单元；第一写入端口，布置在所述第一存储单元的第一掺杂区域中；以及第一读取端口，布置在所述第一存储单元的第二掺杂区域中，所述第一读取端口通过所述第二存储单元的第二写入端口与所述第一写入端口分开。2.根据权利要求1所述的装置，其中，所述第一存储单元和所述第二存储单元是位于同一列的相邻行中的存储单元。3.根据权利要求1所述的装置，其中，所述第二存储单元包括：布置在所述第二掺杂区域中的所述第二写入端口和第二读取端口。4.根据权利要求1所述的装置，其中，所述第二存储单元包括：布置在所述第一掺杂区域中的所述第二写入端口；以及布置在所述第二掺杂区域中的第二读取端口。5.根据权利要求1所述的装置，其中，所述第一写入端口包括n型晶体管，并且所述第一掺杂区域和所述第二掺杂区域是n加NP区域。6.根据权利要求1所述的装置，其中，所述第一写入端口包括p型晶体管，所述第一掺杂区域是p加PP区域，并且所述第二掺杂区域是NP区域。7.根据权利要求1所述的装置，其中，所述第一存储单元还包括布置在所述第一掺杂区域中的另一第一读取端...

【专利技术属性】
技术研发人员：藤原英弘，粘逸昕，廖宏仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：