一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的２／３分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括控制级和输出级电路。本发明专利技术保证了传统的２／３分频单元级联的高速特性，又增加了输出信号的脉冲宽度，消除了输入信号周期对输出信号脉冲宽度的影响；只增加少量的与门和或门作为控制级和输出级，提高了输出信号的占空比，使得占空比控制在３３．３％－６６．６％之间，当分频比为２↑［ｎ］时，占空比为５０％；当分频比为２↑［ｎ］－１时，占空比随着ｎ的增大越趋近于５０％；在特定的分频比下，呈现出极限情况时的占空比为３３．３％或６６．６％，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。
【技术实现步骤摘要】
本专利技术涉及一种分频器的设计，特别涉及高速宽范围多模可编程分频器设计的技术 领域，具体为一种带占空比调整的高速宽范围多模可编程分频器。
技术介绍
高性能可编程分频器在射频、高速数字集成电路中都有着广泛的应用。高的工作频 率、宽的分频比范围、低功耗、大驱动能力等等通常是系统对分频器的一般要求。2000 年7月，发表在IEEE《固态电路杂志》(JSSC)第1039页至第1045页的《A Family of Low-Power Truly Modular Programmable Dividers in Standard 0.35_um CMOS Technology》 一文，公开了一种高速低功耗宽分频比范围的可编程分频器电路结构。然 而由于电路结构的自身原因，其输出信号的脉冲宽度仅为输入信号周期的2到3倍。若 输入信号的频率越高，则脉冲宽度就越窄，驱动能力就越弱，这一缺点限制了其应用范 围。2007年12月，IET的《器件、电路与系统》第485页至第493页的《Efficient driving-capability programmable frequency divider with a wide division ratio range》 一文对上述电路结构进行了改进，获得了占空比接近50%的输出信号。但是该 篇文章采用两种方案相结合的方法来调整占空比，额外增添了多位半加器以及许多门电 路，增加了电路的复杂程度，也增加了功耗。
技术实现思路
本专利技术要解决的技术问题是现有的可编程分频器输出信号脉冲宽度受工作频率影 响，工作频率越高，输出脉冲宽度越窄，这样随着分频比的增大，占空比急剧减小，驱 动能力受到限制。本专利技术的技术方案是 一种带占空比调整的高速宽范围多模可编程分频器，包括由 级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，由所需分频比的最大值确定2/3分频单元的总个数"2"《最大分频比< 2"+l，由最小分频比值确定无需向前串接或门的2/3分频单元个数w': 2"'《最小分频比< 2"'+'，还包括控制 级和输出级电路控制级由W-n'+l级两输入与门组成，各级与门的第一输入端连接主分频级中对应 2/3分频单元的模式控制信号输出端Mo，第二输入端连接后一级2/3分频单元的置数端P;输出级由W-n'级两输入或门组成，其第一级或门的两个输入端依次连接控制级中 第一、二级与门的输出端，第二级及后级各或门的第一输入端连接控制级中对应级的与门输出端，第二输入端连接前一级或门的输出端；最后一级两输入或门的输出即为分频 器最后的输出/。ut。本专利技术的进一步改进为主分频级从第w'-l级开始采用改进型2/3分频单元串接， 所述改进型2/3分频单元包括三个两输入与门、四级D锁存器、 一触发信号输入端Fin、 一模式控制信号输入端Mi、 一置数端P、 一触发信号输出端Fo、及一模式控制信号输 出端Mo,其输出触发信号Fo从第一级D锁存器的Q端引出，这样相比现有的传统2/3 分频单元，输出触发信号发生了改变，使得后级被触发的2/3分频单元模式控制输出信 号Mo的脉冲宽度能够跟随分频比的变化而变化。本专利技术优选控制级从主分频级的第w'级2/3分频单元开始与主分频级连接。 本专利技术中主分频级的设计使得自第"'级及以后各级2/3分频单元的Mo信号的高电 平宽度随分频比变化而变化，以避免因脉冲宽度恒定而导致的分频比增大后占空比严重 降低的情况；控制电路用于屏蔽无效的2/3分频单元的Mo信号；输出级则是从正常工 作中的2/3分频单元中取出Mo信号脉冲宽度最宽的一级，并将其Mo信号作为输出信号， 这样就增大且稳定了输出信号的占空比。本专利技术的带占空比调整的高速宽范围多模可编程分频器，采用两种不同结构的 2/3分频单元，保证了传统的2/3分频单元级联的高速特性，又增加了输出信号的脉冲 宽度，消除了输入信号周期对输出信号脉冲宽度的影响。只增加少量的与门和或门作为 控制级和输出级，提高了输出信号的占空比，使得占空比控制在33.3%_66.6%之间，大大提高了分频器的驱动能力。当分频比为2"时，占空比为50%;当分频比为2"-l时，占空比随着n的增大越趋近于50%;在特定的分频比下，呈现出极限情况时的占空比 为33.3%或66.6%，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。附图说明图1为常见高速低功耗宽范围的任意可编程分频器。 图2(a)为传统的2/3分频单元。图2(b)为本专利技术中的2/3分频单元。图3(a)为三个传统2/3分频单元级联后的仿真波形。图3(b)为三个本专利技术的2/3分频单元级联后的仿真波形。图4为本专利技术的带占空比调整的高速宽范围多模可编程分频器。图5为常见的高速低功耗宽范围任意可编程分频器的输出波形。图6为本专利技术的带占空比调整的高速宽范围多模可编程分频器的输出波形。具体实施例方式下面结合附图与具体实施方式对本专利技术作进一步详细描述。现有技术中的高速宽范围可编程分频器采用传统的2/3分频单元级联，模式控制输 出信号Mo只需逐级前馈，因而具有较强的速度优势，另外通过级间串接或门网络并增 加一路置数端，扩大了分频比范围，使其成为一种任意可编程分频器，如图l，根据所需分频比的最大值确定2/3分频单元的总个数w: 2"《最大分频比< 2"+1，再根据最小分频比值确定无需向前串接或门的2/3分频单元个数"'2"'《最小分频比< 2"'+1，各 2/3分频单元串接，只有前"'-1级2/3分频单元的模式控制信号输入端Mi直接连接于 后一级分频单元的模式控制信号输出端Mo，其余单元之间串接一两输入或门，或门的 第一输入端连接后一级单元的模式控制信号输出端Mo，第二输入端连接各置数端信号 经过逻辑门网络后对应信号的反信号，该或门的输出连接前一级2/3分频单元的模式控 制信号输入端Mi，最后一级2/3分频单元的模式控制信号输入端Mi外接模式控制信号； 另外级间串接的或门网络为自最后一级2/3分频单元起向前串接或门，第一级或门的 第一输入端连接最后一级2/3分频单元的置数端《_,，第二输入端连接外加控制端尸 ，该或门的输出端连接后一级或门的第二输入端，其反信号连接对应2/3分频单元之间串 接的两输入或门的第二输入端，其余或门网络的各级两输入或门的第一输入端连接对应 2/3分频单元的置数端P,或门网络的最后一级两输入或门的输出端，只将其反信号连 接对应2/3分频单元之间串接的两输入或门的第二输入端。此种结构由于其高速低功耗 及便利的版图设计等优点，得到了广泛的应用。但是由于大范围分频比的要求，输出信 号/。ut只能从第二或第三级的模式控制信号输出端Mo引出，而此种情况下的输出脉冲宽 度较窄，因而驱动能力有限，在大电容负载情况下则不能很好的工作。为了拓宽其应用 范围，迫切地需要提高其输出信号的占空比。图2(a)为传统2/3分频单元示意图，图2(b)为本专利技术中的改进型2/3分频单元示 意图。传统2/3分频单元30和改进型2/3分频单元20均具有一触发信号输入端Fin、 一模式控制信号输入端Mi、 一置数端P、 一触发信号输出端Fo、及一模式控制信号输 出端Mo，触发信号输出端Fo连接于后一级本文档来自技高网...
【技术保护点】
一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的２／３分频单元和用于拓展分频比范围的一系列或门所组成的主分频级（１０），由所需分频比的最大值确定２／３分频单元的总个数ｎ：２↑［ｎ］≤最大分频比＜２↑［ｎ＋１］，由最小分频比值确定无需向前串接或门的２／３分频单元个数ｎ′：２↑［ｎ′］≤最小分频比＜２↑［ｎ′＋１］，其特征是还包括控制级（１１）和输出级（１２）电路： 控制级（１１）由ｎ－ｎ′＋１级两输入与门组成，各级与门的第一输入端连接主分频级（１０）中对应２／３分频单元的模式控制信号输出端Ｍｏ，第二输入端连接后一级２／３分频单元的置数端Ｐ； 输出级（１２）由ｎ－ｎ′级两输入或门组成，其第一级或门的两个输入端依次连接控制级（１１）中第一、二级与门的输出端，第二级及后级各或门的第一输入端连接控制级（１１）中对应级的与门输出端，第二输入端连接前一级或门的输出端；最后一级两输入或门的输出即为分频器的最后输出ｆ↓［ｏｕｔ］（１３）。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴建辉，王声扬，李红，张萌，吉新村，黄福青，李闯，
申请(专利权)人：东南大学，
类型：发明
国别省市：84[中国|南京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。