半导体器件制造技术

本公开提供了一种半导体器件。该半导体器件包括：半导体材料区域，该半导体材料区域具有主表面和第一导电类型；和屏蔽栅极沟槽结构。该屏蔽栅极沟槽结构包括：有源沟槽，位于该有源沟槽的下部中的绝缘屏蔽电极；与栅极电介质相邻、位于该有源沟槽的上部中的绝缘栅极电极；和插置在该栅极电极与该屏蔽电极之间的垫间电介质(IPD)。层间电介质(ILD)结构位于主表面上方。导电区域位于该有源沟槽内并且延伸穿过该ILD结构、栅极电极和IPD，并且电连接到该屏蔽电极。该导电区域通过电介质间隔物与该栅极电极电隔离。该栅极电极包括在顶视图中围绕导电区域的形状，使得该栅极电极不被导电区域和电介质间隔物中断。和电介质间隔物中断。和电介质间隔物中断。

【技术实现步骤摘要】
半导体器件


[0001]本公开整体涉及半导体器件，并且更具体地讲，涉及半导体器件结构以及形成半导体器件的方法。

技术介绍

[0002]现有的半导体器件和用于形成半导体器件的方法不适当，从而例如导致成本过高、可靠性降低、性能相对较低(包括切换性能差)、或尺寸太大。通过将此类方法与本公开进行比较并参考附图，常规和传统方法的进一步限制和缺点对于本领域的技术人员而言将变得明显。

技术实现思路

[0003]为了解决上述问题，本专利技术提供了一种半导体器件。
[0004]根据一个方面，提供了一种半导体器件，该半导体器件包括：半导体材料区域，该半导体材料区域具有第一主表面和第一导电类型；屏蔽栅极沟槽结构，该屏蔽栅极沟槽结构包括：有源沟槽、屏蔽电介质层、屏蔽电极、栅极电介质、栅极电极和垫间电介质(IPD)，该有源沟槽从该第一主表面延伸到该半导体材料区域中，该屏蔽电介质层与该有源沟槽的下部相邻，该屏蔽电极在该有源沟槽的下部中与该屏蔽电介质层相邻，该栅极电介质与该有源沟槽的上部相邻，该栅极电极在该有源沟槽的上部中与该栅极电介质相邻，该IPD插置在该栅极电极与该屏蔽电极之间；主体区域，该主体区域具有与该第一导电类型相反的第二导电类型，该主体区域位于该半导体材料区域中、邻近该屏蔽栅极沟槽结构从该第一主表面延伸；源极区域，该源极区域具有该第一导电类型，该源极区域位于邻近该屏蔽栅极沟槽结构的该主体区域中；层间电介质(ILD)结构，该ILD结构位于该第一主表面上方；和第一导电区域，该第一导电区域位于该有源沟槽内并且延伸穿过该ILD结构、该栅极电极和该IPD，其中：该第一导电区域耦接到该屏蔽电极；该第一导电区域通过第一电介质间隔物与该栅极电极电隔离；并且该栅极电极包括在顶视图中围绕顶视图中的该第一导电区域的形状，使得该栅极电极不被该第一导电区域和该第一电介质间隔物中断。
[0005]根据一个方面，提供了一种半导体器件，该半导体器件包括：半导体材料区域，该半导体材料区域具有第一主表面和第一导电类型；屏蔽栅极沟槽结构，该屏蔽栅极沟槽结构包括：有源沟槽、屏蔽电介质层、屏蔽电极、栅极电介质、栅极电极和垫间电介质(IPD)，该有源沟槽从该第一主表面延伸到该半导体材料区域中并且具有第一侧和与该第一侧相对的第二侧，该屏蔽电介质层与该有源沟槽的下部相邻，该屏蔽电极在该有源沟槽的下部中与该屏蔽电介质层相邻，该栅极电介质与该有源沟槽的上部相邻，该栅极电极在该有源沟槽的上部中与该栅极电介质相邻，该IPD插置在该栅极电极与该屏蔽电极之间；主体区域，该主体区域具有与该第一导电类型相反的第二导电类型，该主体区域位于该半导体材料区域中、邻近该有源沟槽的第一侧和第二侧从该第一主表面延伸；源极区域，该源极区域具有该第一导电类型，该源极区域位于邻近该有源沟槽的第一侧和第二侧的该主体区域中；层
间电介质(ILD)结构，该ILD结构位于该第一主表面上方；第一导电区域，该第一导电区域位于该有源沟槽内并且延伸穿过该ILD结构、该栅极电极和该IPD；和第二导电区域，该第二导电区域延伸穿过该ILD结构和该源极区域，其中：该第一导电区域耦接到该屏蔽电极；该第一导电区域通过第一电介质间隔物与该栅极电极电隔离；并且该栅极电极包括在顶视图中围绕顶视图中的该第一导电区域的每一侧的形状。
附图说明
[0006]图1示出了根据本说明书的半导体器件的横截面视图；
[0007]图2示出了根据本说明书的图1的半导体器件的一部分的顶视图；
[0008]图3示出了根据本说明书的用于提供半导体器件的方法的流程图；
[0009]图4、图5、图6、图7、图8、图9和图10示出了根据图3的方法的处于各个加工阶段的半导体器件的横截面视图；
[0010]图11示出了根据本说明书的用于提供半导体器件的方法的流程图；
[0011]图12、图13、图14、图15和图16示出了根据图11的方法的处于各个加工阶段的半导体器件的横截面视图；
[0012]图17示出了根据本说明书的用于提供半导体器件的方法的流程图；
[0013]图18、图19、图20、图21和图22示出了根据图17的方法的处于各个加工阶段的半导体器件的横截面视图；并且
[0014]图23示出了根据本说明书的半导体器件的一部分的顶视图。
具体实施方式
[0015]以下讨论提供了半导体器件和制造半导体器件的方法的各种示例。此类示例是非限制性的，并且所附权利要求的范围不应限于所公开的特定示例。在以下讨论中，术语“示例”和“例如”是非限制性的。
[0016]为使图示简明和清晰，图中的元件未必按比例绘制，而且不同图中的相同的参考标号指示相同的元件。此外，为使描述简明，省略了熟知步骤和元件的描述和细节。
[0017]为了附图的清晰，器件结构的某些区域，诸如掺杂区域或电介质区域，可被示出为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不具有精确角度。
[0018]尽管在本文中半导体器件被解释为某些N型导电区域和某些P型导电区域，但本领域普通技术人员理解到，导电类型可颠倒，并且也可根据本说明书，考虑到电压的任意必要极性反转、晶体管类型和/或电流方向的反转等。
[0019]此外，本文所用的术语仅用于描述特定示例的目的，而并非旨在对本公开进行限制。如本文所用，单数形式旨在还包括复数形式，除非语境中另外明确地指出其他情况。
[0020]如本文所用，“载流电极”是指器件内用于载送电流流经器件的元件，诸如MOS晶体管的源极或漏极、双极型晶体管的发射极或集电极，或者二极管的阴极或阳极，并且“控制电极”是指器件内控制流经器件的电流的元件，诸如MOS晶体管的栅极或双极型晶体管的基极。
[0021]另外，术语“主表面”在结合半导体区域、晶圆或衬底使用时是指半导体区域、晶圆
或衬底的与另一种材料诸如电介质、绝缘体、导体或多晶半导体形成界面的表面。主表面可具有沿x、y和z方向变化的形貌特征。
[0022]当用于本说明书中时，术语“包括”、“包含”、“具有”和/或“含有”是开放式术语，其指定所述的特征、数字、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、数字、步骤、操作、元件、部件和/或它们的组的存在或添加。
[0023]术语“或”是指列表中通过“或”连接的任何一个或多个项目。例如，“x或y”是指三元素组{(x),(y),(x,y)}中的任何元素。又如，“x、y或z”是指七元素组{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。
[0024]尽管本文可使用术语“第一”、“第二”等来描述各种构件、元件、区域、层和/或部段，但这些构件、元件、区域、层和/或部段不应受这些术语限制。这些术语只用来将一种构件、元件、区域、层和/或部段与另一种构件、元件、区域、层和/或部段区分开。所以，在不背离本专利技术教导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：半导体材料区域，所述半导体材料区域具有第一主表面和第一导电类型；屏蔽栅极沟槽结构，所述屏蔽栅极沟槽结构包括：有源沟槽，所述有源沟槽从所述第一主表面延伸到所述半导体材料区域中；屏蔽电介质层，所述屏蔽电介质层与所述有源沟槽的下部相邻；屏蔽电极，所述屏蔽电极在所述有源沟槽的下部中与所述屏蔽电介质层相邻；栅极电介质，所述栅极电介质与所述有源沟槽的上部相邻；栅极电极，所述栅极电极在所述有源沟槽的上部中与所述栅极电介质相邻；和垫间电介质IPD，所述IPD插置在所述栅极电极与所述屏蔽电极之间；主体区域，所述主体区域具有与所述第一导电类型相反的第二导电类型，所述主体区域位于所述半导体材料区域中、邻近所述屏蔽栅极沟槽结构从所述第一主表面延伸；源极区域，所述源极区域具有所述第一导电类型，所述源极区域位于邻近所述屏蔽栅极沟槽结构的所述主体区域中；层间电介质ILD结构，所述ILD结构位于所述第一主表面上方；和第一导电区域，所述第一导电区域位于所述有源沟槽内并且延伸穿过所述ILD结构、所述栅极电极和所述IPD，其中：所述第一导电区域耦接到所述屏蔽电极；所述第一导电区域通过第一电介质间隔物与所述栅极电极电隔离；并且所述栅极电极包括在顶视图中围绕顶视图中的所述第一导电区域的形状，使得所述栅极电极不被所述第一导电区域和所述第一电介质间隔物中断。2.根据权利要求1所述的半导体器件，其中：所述第一导电区域穿过所述ILD结构、所述栅极电极和所述IPD延伸至第一深度；并且所述第一电介质间隔物穿过所述ILD结构、所述栅极电极和所述IPD延伸至第二深度，所述第二深度小于所述第一深度。3.根据权利要求1所述的半导体器件，其中：所述第一导电区域穿过所述ILD结构、所述栅极电极和所述IPD延伸至第一深度；并且所述第一电介质间隔物延伸至所述第一深度。4.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：第二导电区域，所述第二导电区域穿过所述ILD延伸至所述主体区域；和间隔物，所述间隔物插置在所述第二导电区域与所述ILD结构之间。5.根据权利要求1所述的半导体器件，其中：所述半导体器件包括有源区域；并且所述第一导电区域是多个第一导电区域中的一个导电区域。...

【专利技术属性】
技术研发人员：P，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：