半导体装置制造方法及图纸

一种半导体装置，包括：有源图案，其包括下部图案和在第一方向上与下部图案间隔开的片状图案；栅极结构，其位于下部图案上，并且包括围绕片状图案的栅电极，栅电极在垂直于第一方向的第二方向上延伸；以及源极/漏极图案，其在下部图案上并且与片状图案接触。片状图案与源极/漏极图案之间的接触表面在第二方向上具有第一宽度，并且片状图案在第二方向上具有大于第一宽度的第二宽度。第一宽度的第二宽度。第一宽度的第二宽度。

【技术实现步骤摘要】
半导体装置


[0001]本公开涉及半导体装置，更具体地，涉及包括MBCFET
TM
(多桥沟道场效应晶体管)的半导体装置。

技术介绍

[0002]作为用于增加半导体装置密度的各种缩放技术之一，已经提出了多栅晶体管，在多栅晶体管中，具有鳍状或纳米线形状的多沟道有源图案(或硅体)形成在衬底上，并且栅极形成在多沟道有源图案上。
[0003]由于这种多栅极晶体管利用三维沟道，因此可以容易地执行缩放。此外，即使不增加多栅极晶体管的栅极长度，也可以提高电流控制能力。此外，可以有效地抑制沟道区域的电势受漏极电压影响的SCE(短沟道效应)。

技术实现思路

[0004]本公开的各方面提供了具有改善的性能和可靠性的半导体装置。
[0005]根据本公开的一些方面，提供了一种半导体装置，其包括：有源图案，其包括下部图案和在第一方向上与下部图案间隔开的片状图案；栅极结构，其位于下部图案上，并且包括围绕片状图案的栅电极，栅电极在垂直于第一方向的第二方向上延伸；以及源极/漏极图案，其在下部图案上并与片状图案接触。片状图案与源极/漏极图案之间的接触表面在第二方向上具有第一宽度，并且片状图案在第二方向上具有大于第一宽度的第二宽度。
[0006]根据本公开的一些方面，提供了一种半导体装置，其包括：有源图案，其包括下部图案和在第一方向上与下部图案间隔开的多个片状图案；栅极结构，其包括在下部图案上并且围绕多个片状图案中的相应片状图案的栅极绝缘膜、在栅极绝缘膜上的栅电极、以及在栅电极的侧壁上的栅极间隔件，栅电极在垂直于所述第一方向的第二方向上延伸；以及源极/漏极图案，其在下部图案上并且与多个片状图案中的每一个以及栅极绝缘膜接触。栅极间隔件在垂直于第一方向和第二方向的第三方向上与多个片状图案中的每一个重叠，多个片状图案中的相应片状图案与源极/漏极图案之间的接触表面在第二方向上具有第一宽度，并且多个片状图案中的相应片状图案在第二方向上具有大于第一宽度的第二宽度。
[0007]根据本公开的一些方面，提供了一种半导体装置，包括：有源图案，其包括下部图案和在第一方向上与下部图案间隔开的多个片状图案；栅极结构，其包括在下部图案上并围绕多个片状图案中的相应片状图案的栅极绝缘膜、在栅极绝缘膜上的栅电极、以及在栅电极的侧壁上的栅极间隔件，栅电极在垂直于第一方向的第二方向上延伸；源极/漏极图案，其在下部图案上并与片状图案中的每一个以及栅极绝缘膜接触；以及外延间隔件，其在栅极间隔件与源极/漏极图案之间并在第一方向上延伸，其中，外延间隔件在垂直于第一方向和第二方向的第三方向上从片状图案中的每一个突出，并且外延间隔件与片状图案中的每一个以及栅极绝缘膜接触。
[0008]然而，本公开的各方面不限于以上阐述的那些。通过参考下面给出的本公开的详
细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员而言将变得更加明显。
附图说明
[0009]通过参考附图详细地描述本公开的示例实施例，本公开的上述和其他方面和特征将变得更加明显，在附图中：
[0010]图1是根据本公开的一些实施例的半导体装置的示例平面图；
[0011]图2是沿图1的A
‑
A截取的剖视图；
[0012]图3是沿图1的B
‑
B截取的剖视图；
[0013]图4是沿图1的C
‑
C截取的剖视图；
[0014]图5是用于说明图2的第一片状图案的形状的示图；
[0015]图6是沿图2的D
‑
D截取的剖视图；
[0016]图7是沿图2的E
‑
E截取的剖视图；
[0017]图8和图9是根据本公开的一些实施例的半导体装置的示图；
[0018]图10至图12是根据本公开的一些实施例的半导体装置的示图；
[0019]图13和图14是根据本公开的一些实施例的半导体装置的示图；
[0020]图15是根据本公开的一些实施例的半导体装置的示图；
[0021]图16是根据本公开的一些实施例的半导体装置的示图；
[0022]图17至图19是根据本公开的一些实施例的半导体装置的示图；
[0023]图20和图21是根据本公开的一些实施例的半导体装置的示图；
[0024]图22和图23是根据本公开的一些实施例的半导体装置的示图；
[0025]图24和图25是根据本公开的一些实施例的半导体装置的示图；
[0026]图26和图27分别是根据本公开的一些实施例的半导体装置的示图；
[0027]图28是根据本公开的一些实施例的半导体装置的示例平面图；
[0028]图29和图30是沿图28的F
‑
F截取的剖视图；
[0029]图31至图38是用于说明根据本公开的一些实施例的制造半导体装置的方法的中间阶段图；以及
[0030]图39至图44是用于说明根据本公开的一些实施例的制造半导体装置的方法的中间阶段图。
具体实施方式
[0031]根据一些实施例的半导体装置可以包括隧穿晶体管(隧穿FET)、三维(3D)晶体管或基于二维材料的晶体管(基于2D材料的FET)及其异质结构。此外，根据一些实施例的半导体装置还可以包括双极结型晶体管、横向扩散金属氧化物半导体(LDMOS)等。
[0032]将参照图1至图7描述根据本公开的一些实施例的半导体装置。
[0033]图1是根据本公开的一些实施例的半导体装置的示例平面图。图2是沿图1的A
‑
A截取的剖视图。图3是沿图1的B
‑
B截取的剖视图。图4是沿图1的C
‑
C截取的剖视图。图5是用于说明图2的第一片状图案的形状的示图。图6是沿图2的D
‑
D截取的剖视图。图7是沿图2的E
‑
E截取的剖视图。
[0034]作为参考，图6和图7是示出D1
‑
D2平面的示图。另外，为了易于描述，图1简要示出了简化的构造，为了易于描述省略了第一栅极绝缘膜130、蚀刻停止膜185和层间绝缘膜190。
[0035]参照图1至图7，根据一些实施例的半导体装置可以包括第一有源图案AP1、多个第一栅极结构GS1和第一源极/漏极图案150。
[0036]衬底100可以是体硅或SOI(绝缘体上硅)。在一些实施例中，衬底100可以是硅衬底，或者可以包括其它材料，但不限于例如硅锗、SGOI(绝缘体上硅锗)、锑化铟、铅碲化合物、砷化铟、磷化铟、砷化镓或锑化镓。
[0037]第一有源图案AP1可以设置在衬底100上。第一有源图案AP1中的每一个可以在第一方向D1上伸长地延伸(例如，具有在第一方向D1上延伸的纵轴)。例如，第一有源图案AP1可以设置在形成PMOS器件的区域中。将理解，尽管术语第一、第二、第三等可在本文中用于描述各种元件，但元件不应受这些术语限制；相反，这些术语仅用于本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，包括：有源图案，其包括下部图案和片状图案，其中，所述片状图案在第一方向上与所述下部图案间隔开；栅极结构，其位于所述下部图案上，其中，所述栅极结构包括围绕所述片状图案的栅电极，并且其中，所述栅电极在垂直于所述第一方向的第二方向上延伸；以及源极/漏极图案，其位于所述下部图案上并与所述片状图案接触，其中，所述片状图案与所述源极/漏极图案之间的接触表面在所述第二方向上具有第一宽度，并且其中，所述片状图案在所述第二方向上具有大于所述第一宽度的第二宽度。2.根据权利要求1所述的半导体装置，其中，所述栅极结构包括：栅极间隔件，其位于所述栅电极上；以及栅极绝缘膜，其位于所述栅电极和所述栅极间隔件之间，并且其中，所述栅极间隔件在垂直于所述第一方向和所述第二方向的第三方向上与所述片状图案重叠。3.根据权利要求2所述的半导体装置，其中，所述栅极结构包括在所述栅极绝缘膜与所述栅极间隔件之间在所述第二方向上延伸的间隔件边界，并且其中，所述片状图案的至少一部分与所述间隔件边界共面。4.根据权利要求2所述的半导体装置，其中，所述片状图案还包括位于所述片状图案的一端处的外延沟槽，所述外延沟槽在所述第三方向上穿入所述片状图案，并且其中，所述源极/漏极图案的一部分位于所述外延沟槽内。5.根据权利要求2所述的半导体装置，还包括在所述第三方向上从所述片状图案突出的外延间隔件，所述外延间隔件在所述栅极间隔件与所述源极/漏极图案之间延伸。6.根据权利要求1所述的半导体装置，还包括：外延间隔件，其在垂直于所述第一方向和所述第二方向的第三方向上从所述片状图案突出，其中，所述外延间隔件包括在所述第三方向上延伸的侧壁，并且其中，所述源极/漏极图案位于所述外延间隔件的侧壁上。7.根据权利要求6所述的半导体装置，其中，所述栅极结构包括：栅极间隔件，其位于所述栅电极上；以及栅极绝缘膜，其位于所述栅电极和所述栅极间隔件之间，并且其中，所述栅极间隔件在所述第三方向上不与所述片状图案重叠。8.根据权利要求7所述的半导体装置，其中，所述栅极结构包括在所述栅极绝缘膜与所述栅极间隔件之间在所述第二方向上延伸的间隔件边界，并且其中，所述片状图案的一部分从所述间隔件边界在所述第三方向上突出。9.根据权利要求6所述的半导体装置，其中，所述片状图案还包括位于所述片状图案的一端处的外延沟槽，所述外延沟槽在所述第三方向上穿入所述片状图案，并且其中，所述源极/漏极图案的一部分位于所述外延沟槽内。10.根据权利要求1所述的半导体装置，其中，所述栅极结构包括位于所述栅电极与所述源极/漏极图案之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜与所述源极/漏极图案接触。11.根据权利要求1所述的半导体装置，其中，所述源极/漏极图案包括下半导体图案和位于所述下半导体图案上的上半导体图案，其中，所述下半导体图案和所述上半导体图案各自包括硅锗，并且其中，所述下半导体图案的锗分率低于所述上半导体图案的锗分率。12.一种半导体装置，包括：有源图案，其包括下部图案和在第一方向上与所述下部图案间隔开的多个片状图案；栅极结构，其包括位于所述下部图案上的栅极绝缘膜、位于所述栅极绝缘膜上的栅电极、以及位于所述栅电极的侧壁上的栅极间隔件，其中，所述栅极绝缘膜围绕所述多个片状图案中的相应片状图案，并且其中，所述栅电极在垂直于所述第一方向的第二方向上延伸；以及源极/漏极图案，其位于所述下部图案上，并且与所...

【专利技术属性】
技术研发人员：河龙，金锡勋，金正泽，朴判贵，梁炆承，郑珍，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：