半导体器件制造技术

本申请公开了半导体器件。本发明专利技术的各个实施例提供了能够通过在晶片的划线上设置凹口图案来使致裂应力集中以提高晶片的可分割性的半导体器件。此外，本发明专利技术的实施例提供了能够通过局部地去除划线中的金属薄膜并使分割能量沿裸片表面的垂直方向传播来提高晶片的可分割性的半导体器件。该半导体器件包括：在晶片中彼此间隔开的裸片区；被设置在相邻的裸片区之间并被金属材料层覆盖的划线区；以及一个或更多个开放区域，其被设置在每个划线区中并通过局部去除金属材料层而形成，其中每个开放区域包括指示划线区延伸的方向的一个或更多个凹口图案。多个凹口图案。多个凹口图案。

【技术实现步骤摘要】
半导体器件
[0001]相关申请的交叉引用
[0002]本申请要求于2021年1月6日提交的申请号为10
‑
2021
‑
0001448的韩国专利申请的优先权，其全部内容通过引用合并于此。


[0003]本公开涉及一种半导体器件，并且更具体地涉及包括形成在晶片的划线内部以帮助晶片切割的一个或更多个凹口图案的开放区域。

技术介绍

[0004]近来，随着半导体器件的集成度增加，设置在裸片之间的划线的宽度会减小。因此，很难应用作为物理分割方法的刀片切割。

技术实现思路

[0005]本专利技术的各个实施例提供一种半导体器件，其能够通过在晶片的划线上设置一个或更多个凹口图案来使致裂应力(crack stress)集中以提高晶片的可分割性。
[0006]此外，本专利技术的实施例提供一种半导体器件，其能够通过局部地去除划线中的金属薄膜并使分割能量沿裸片表面的垂直方向传播来提高晶片的可分割性。
[0007]根据本专利技术的一个实施例，一种半导体器件包括：裸片区，它们在晶片中彼此间隔开；划线区，它们被设置在相邻的裸片区之间并覆盖有金属材料层；以及一个或更多个开放区域，其被设置在划线区中的每一个划线区中并通过局部地去除金属材料层而形成，其中，每个开放区域包括指示划线区延伸的方向的一个或更多个凹口图案。
[0008]根据本专利技术的另一个实施例，一种半导体器件包括：裸片区，它们在晶片中彼此间隔开并且在每个裸片区处形成每个都包括电容器的半导体器件；划线区，它们被设置在相邻的裸片区之间并覆盖有金属材料层，该金属材料层覆盖电容器的上电极；一个或更多个开放区域，在所述一个或更多个开放区域处，金属材料层被从划线区局部地去除，每个开放区域包括一个或更多个凹口图案，每个凹口图案指示相应的划线区延伸的方向。
[0009]本专利技术的实施例通过包括一个或更多个开放区域来提高晶片的可分割性，在该开放区域处金属材料层被从划线区去除。
[0010]根据本专利技术的实施例，每一个都指示划线区延伸的方向的一个或更多个凹口图案被设置在每个开放区域中以使致裂应力集中，从而增加晶片的可分割性。
附图说明
[0011]图1是示出根据本专利技术的实施例的半导体器件的平面图。
[0012]图2A至2F是示出根据本专利技术的其他实施例的半导体器件的平面图。
[0013]图3A和3B是示出根据本专利技术的其他实施例的半导体器件的截面图。
具体实施方式
[0014]这里描述的各个实施例将参考截面图、平面图和框图来进行描述，它们是本专利技术的理想示意图。因此，附图的结构可以因制造技术和/或公差而被修改。本专利技术的实施例可以不限于附图所示的具体结构，而是可以包括根据制造工艺而产生的结构的任何变化。相应地，附图中所示的区域和区域的形状旨在说明元件的区域的特定结构，并不用于限制本专利技术的范围。
[0015]由于半导体器件的集成度的增加，提出了一种隐形(stealth)切割方法来代替刀片切割方法。隐形切割方法通过向晶片内部照射激光束并通过利用局部熔化来利用单晶硅的内部致裂。隐形切割方法可以被执行为通过用激光能量切割晶片的内部、然后通过将外部压力施加到贴在晶片的背面的胶带以切割晶片的表皮来分离裸片。当对贴在晶片背面的胶带施加压力时，胶带会伸展，晶片会因为胶带的伸展而立即被向上弯曲，并且裸片被个体地分离。隐形切割方法具有几个优点，因为在用激光直接切割表面时不会产生碎片，并且作为切割线的宽度的切口(kerf)很窄，所以可以在晶片上放置许多芯片。
[0016]然而，形成在晶片的划线的上部的金属材料是切割工艺的障碍。金属材料被包括在包括金属薄膜图案的光标记(photo key)中。金属材料也被包括在测试图案中以进行工艺监视。
[0017]因此，以下描述的本专利技术的实施例旨在提供一种没有切割工艺障碍并且具有改进的晶片可分割性的半导体器件。本专利技术的实施例将DRAM器件图示为半导体器件的示例。然而，本专利技术不限于此，并且可以适用于包括多个裸片区和多个划线区的任何半导体器件。
[0018]图1是示出根据本专利技术的实施例的半导体器件的平面图。
[0019]如图1所示，晶片100可以包括划线区110和由划线区110限定的裸片区120。
[0020]裸片区120是其中形成用于信号处理的半导体器件的区。半导体器件可以包括其中设置有存储单元的单元区和围绕该单元区的非单元区。外围区(也可以被称为非单元区)可以围绕单元区并且可以包括用于接收电信号和向存储单元发送电信号(也称为in/out)的核心/外围(也称为core/peri)区。诸如例如当半导体器件包括DRAM时，栅极、位线和电容器可以例如沿着与晶片100的表面垂直的方向被形成在单元区中。除了核心/外围区之外，外围区还可以包括用于在切割工艺期间防止致裂的芯片保护区。
[0021]当多个单元区被切割并分离成单位芯片时，划线区110可以用作切割线。划线区110可以包括辅助结构，例如光标记、电评估图案和测量位点(measuring site)。电评估图案可以包括用于当单元区中形成多个结构时测量每层的个体或集成电信号的测试图案。当单元区中形成多个结构时，测量位点可以是用于物理测量的光学位点(optical site)，诸如每层的厚度。例如，在光刻工艺期间，当单元区中形成多个结构时，光标记可以是用于对准下部结构的图案。划线区110可在切割工艺期间被部分或全部地去除。
[0022]划线区110可以包括沿第一方向延伸的第一划线区110A和沿第二方向延伸的第二划线区110B。第一方向和第二方向可以垂直相交。第一划线区110A和第二划线区110B可以垂直相交。裸片区120可以随着第一划线区110A和第二划线区110B相交而被限定。第一划线区110A可以包括多个第一直线区，多个第一直线区在第一方向上延伸且设置成以恒定距离(也称为第一间隔)彼此间隔开，该第一间隔可取决于裸片区120的尺寸。第二划线区110B可以包括多个第二直线区，多个第二直线区在第二方向上延伸且设置成以恒定距离(也称为
第二间隔)彼此间隔开，该第二间隔可以取决于裸片区120的尺寸。第一间隔和第二间隔可以相同或不同。划线区110的线宽和间隔可以取决于每个裸片区120的尺寸。
[0023]图2A至2F是示出根据本专利技术的实施例的一个或更多个凹口图案的示例的平面图。图2A至2F是由图1中的参考数字130指示的部分(即靠近第一划线区110A和第二划线区110B彼此相交之处的区域)的放大视图。在图2A至图2F中描述的实施例可以等同地应用于设置在图1所示的裸片区之间的所有划线区。
[0024]如图2A所示，一个或更多个开放区域10可以形成在划线区110中并且可以包括一个或更多个凹口图案10N。开放区域10可以减少划线区110中金属材料的绝对数量。凹口图案10N可以执行作为应力触发，以通过在晶片切割工艺期间集中并传递分割应力来提高晶片的可分割性。
[0025]形成在划线区110的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：裸片区，所述裸片区在晶片中彼此间隔开；划线区，所述划线区被设置在相邻的所述裸片区之间并被金属材料层覆盖；以及一个或更多个开放区域，所述一个或更多个开放区域被设置在每个所述划线区中并通过局部去除所述金属材料层而形成，其中，每个所述开放区域包括一个或更多个凹口图案，所述凹口图案指示所述划线区延伸的方向。2.根据权利要求1所述的半导体器件，其中，所述划线区包括沿第一方向延伸的第一划线区和沿第二方向延伸的第二划线区，以及其中，所述第一划线区与所述第二划线区垂直相交。3.根据权利要求1所述的半导体器件，其中，每个所述开放区域包括与所述裸片区毗邻的侧壁，以及其中，所述侧壁以恒定距离与毗邻的所述裸片区间隔开。4.根据权利要求1所述的半导体器件，其中，每个所述凹口图案被形成在每个所述开放区域的不与所述裸片区毗邻的至少一个侧壁上。5.根据权利要求1所述的半导体器件，其中，每个所述凹口图案被形成在每个所述开放区域的侧壁上并且指示朝向每个所述开放区域的外部。6.根据权利要求1所述的半导体器件，其中，每个所述凹口图案被形成在每个所述开放区域的侧壁上并且指示朝向每个所述开放区域的内部。7.根据权利要求2所述的半导体器件，其中，设置在所述第一划线区中的开放区域包括指示所述第一方向的凹口图案，以及其中，设置在所述第二划线区中的开放区域包括指示所述第二方向的凹口图案。8.根据权利要求1所述的半导体器件，其中，每个所述凹口图案的长度等于或长于每个所述凹口图案的宽度。9.根据权利要求1所述的半导体器件，其中，所述凹口图案形成在每个所述开放区域的侧壁上并且彼此间隔开。10.根据权利要求1所述的半导体器件，其中，设置在每个所述开放区域的侧壁上的凹口图案是连续排列的。11.根据权利要求1所述的半导体器件，其中，每个所述开放区域用作光标记。12.根据权利要求1所...

【专利技术属性】
技术研发人员：朴亨镇，金正旭，李孝准，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：