降低采样噪声的电路制造技术

一个开关电容电路（６０）通过在空间域上对一个输入信号进行过采样，来降低其采样噪声。这个开关电容电路（６０）包括四个采样电容（７２，７４，７６，７８），这４个电容经过５个积分开关（７１，７３，７５，７７和７９）被串联在一起。过采样过程中的每一个时钟周期具有一个采样阶段和一个积分阶段。在采样阶段，积分开关（７１，７３，７５，７７，和７９）处于非导通状态，采样电容（７２，７４，７６，７８）通过８个采样开关（８１，８２，８３，８４，８５，８６，８７，８８）对输入信号进行采样。在积分阶段，被保存在采样电容（７２，７４，７６，７８）上的电荷被转移到一个积分器（９０）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一个降低采样噪声的方法，包括步骤： 使用一第一输入信号对第一多个电容进行充电； 将这第一多个电容串联在一起；和 将被保存在这第一多个电容中的电荷转移到一个积分器。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：梅里特Y洪，
申请(专利权)人：自由度半导体公司，
类型：发明
国别省市：US[美国]