本申请公开了一种阵列基板、显示面板和显示装置，其中阵列基板包括衬底基板和依次设置于衬底基板一侧的触控金属层和像素电极层；触控金属层包括多条沿第一方向延伸的有效触控线和多条沿第一方向延伸的虚拟触控线；像素电极层包括呈阵列排布的多个像素电极，像素电极包括沿第二方向排列的第一像素电极和第二像素电极；第一像素电极设置在相邻的两条虚拟触控线之间，第二像素电极设置在一条虚拟触控线与一条有效触控线之间；其中，相邻的两条虚拟触控线之间的间距为d1，同一第二像素电极相邻的虚拟触控线至相邻的有效触控线之间的间距为d2，d1<d2。本申请能够降低虚拟触控线和其相邻的像素电极所造成的串扰，提高显示面板的显示效果。示效果。示效果。
Array substrate, display panel and display device
【技术实现步骤摘要】
阵列基板、显示面板和显示装置
[0001]本申请属于显示
，尤其涉及一种阵列基板、显示面板和显示装置。
技术介绍
[0002]随着技术的发展，电子设备的输入方式由原来的纸带输入到键盘、鼠标输入再到触控输入，经历了多个阶段。而其中，触控输入让更多的人使用上了电子设备，这其中触控屏的发展起到了至关重要的作用。
[0003]相关技术中的触控屏按照组成结构可以分为：外挂式、覆盖表面式以及内嵌式。其中，内嵌式的触控屏是将触控电极设置在显示面板的内部，可以减薄模组整体的厚度，受到了广大用户的青睐。但内嵌式的触控屏中，由于相邻的像素电极之间设置有虚拟触控线，该虚拟触控线容易和其相邻的像素电极之间形成额外的边缘电场，造成串扰，影响了显示面板的显示效果。
技术实现思路
[0004]本申请实施例提供了一种阵列基板、显示面板和显示装置，能够降低虚拟触控线和其相邻的像素电极所造成的串扰，提高显示面板的显示效果。
[0005]一方面，提供一种阵列基板，该阵列基板可以包括：
[0006]衬底基板和依次设置于衬底基板一侧的触控金属层和像素电极层。
[0007]触控金属层包括多条有效触控线和多条虚拟触控线，多条有效触控线和多条虚拟触控线均沿第一方向延伸。
[0008]像素电极层包括呈阵列排布的多个像素电极，像素电极可以包括沿第二方向排列的第一像素电极和第二像素电极，第二方向可以与第一方向相交。
[0009]第一像素电极可以设置在相邻的两条虚拟触控线之间，第二像素电极可以设置在一条虚拟触控线与一条有效触控线之间。
[0010]其中，相邻的两条虚拟触控线之间的间距为d1，同一第二像素电极相邻的虚拟触控线至相邻的有效触控线之间的间距为d2，d1<d2。
[0011]另一方面，提供一种显示面板，该显示面板可以包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶层，阵列基板可以被配置为如上方面的阵列基板。
[0012]又一方面，提供一种显示装置，该显示装置可以包括如上述方面的显示面板。
[0013]与现有技术相比，本申请实施例提供的阵列基板、显示面板和显示装置，其中阵列基板包括衬底基板和依次设置于衬底基板一侧的触控金属层和像素电极层；触控金属层包括多条沿第一方向延伸的有效触控线和多条沿第一方向延伸的虚拟触控线；像素电极层包括呈阵列排布的多个像素电极，像素电极包括沿第二方向排列的第一像素电极和第二像素电极，第二方向与第一方向相交；第一像素电极设置在相邻的两条虚拟触控线之间，第二像素电极设置在一条虚拟触控线与一条有效触控线之间；其中，相邻的两条虚拟触控线之间的间距为d1，同一第二像素电极相邻的虚拟触控线至相邻的有效触控线之间的间距为d2，
通过设置d1<d2，使得第一像素电极所在像素的像素间距压缩，第二像素电极所在像素的像素间距相对扩大，能够降低虚拟触控线和其相邻的像素电极所造成的串扰，提高显示面板的显示效果。
附图说明
[0014]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1是本申请一实施例的阵列基板的一可选平面结构示意图。
[0016]图2是图1所示的阵列基板中A区域的一可选放大示意图。
[0017]图3是本申请实施例的阵列基板的设置原理示意图。
[0018]图4是图2的阵列基板沿B
‑
B
’
的一种剖视图。
[0019]图5是本申请实施例的阵列基板的另一可选平面放大示意图。
[0020]图6是图2所示的阵列基板在B
‑
B
’
区域的又一可选剖视图。
[0021]图7是本申请实施例的显示面板的一可选结构示意图。
[0022]图8是本申请实施例的显示装置的一可选平面结构示意图。
[0023]附图标记：
[0024]阵列基板
‑
100、衬底基板10、触控金属层20、像素电极层30、像素电极31、第一像素电极32，第二像素电极33、虚拟触控线40、有效触控线50、第一方向X、第二方向Y、公共电极层60、公共电极61、第一刻缝62、第二刻缝63、数据线层70、数据线71、彩膜基板200、液晶层300。
具体实施方式
[0025]下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。
[0026]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将结合附图对实施例进行详细描述。
[0027]正如
技术介绍
所述，内嵌式触控屏由于将触控电极设置在显示面板的内部，可以减薄模组整体的厚度，受到广大厂商和用户的青睐。但由于内嵌式触控屏中存在虚拟触控线，该虚拟触控线处于浮空(floating)状态，其走线容易受数据线耦合，产生电位变化，使得虚拟触控线与其相邻的像素电极形成额外的边缘电场，由此形成串扰，影响了显示面板的显示效果。
[0028]相关技术中为了改善串扰，通常是在不改变像素电极所在像素点的间距的情况下，通过压缩像素电极的尺寸，从而增加虚拟触控线至其相邻的像素电极的最小距离，由此降低额外的边缘电场，改善显示效果。
[0029]但这种改善方式需要压缩像素电极的尺寸，影响了穿透率，且压缩像素电极的尺
寸还会影响显示面板内部电场的分布，改善空间也有限，虚拟触控线与其相邻的像素电极之间形成的额外边缘电场仍然存在。
[0030]为了解决上述问题，本申请提供一种阵列基板、显示面板和显示装置，下面首先对本申请提供的阵列基板进行介绍。
[0031]参看图1至图4，图1提供了本申请实施例的阵列基板100的一可选平面结构示意图，图2提供了图1中的阵列基板100的A区域的一种放大示意图，图3提供了本申请实施例的阵列基板100的设置原理示意图，图4示出了图2中阵列基板沿虚线B
‑
B
’
的一种可选剖视图。在该实施例中，阵列基板100可以包括：
[0032]衬底基板10和依次设置于衬底基板10一侧的触控金属层20和像素电极层30。
[0033]触控金属层20可以包括多条有效触控线50和多条虚拟触控线40，多条有效触控线50和多条虚拟触控线40均可以沿第一方向X延伸。
[0034]像素电极层30可以包括呈阵列排布的多个像素电极31，像素电极31可以包括沿第二方向Y排列的第一像素电极32和第二像素电极33，第二方向Y本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板和依次设置于所述衬底基板一侧的触控金属层和像素电极层；所述触控金属层包括多条沿第一方向延伸的有效触控线和多条沿所述第一方向延伸的虚拟触控线；所述像素电极层包括呈阵列排布的多个像素电极，所述像素电极包括沿第二方向排列的第一像素电极和第二像素电极，所述第二方向与所述第一方向相交；所述第一像素电极设置在相邻的两条所述虚拟触控线之间，所述第二像素电极设置在一条所述虚拟触控线与一条所述有效触控线之间；其中，相邻的两条所述虚拟触控线之间的间距为d1，同一所述第二像素电极相邻的所述虚拟触控线至相邻的所述有效触控线之间的间距为d2，d1<d2。2.根据权利要求1所述的阵列基板，其特征在于，所述第二像素电极至相邻的所述虚拟触控线的最小间距为d3，所述第二像素电极至相邻的所述有效触控线之间的最小间距为d4，d3>d4。3.根据权利要求1所述的阵列基板，其特征在于，所述触控金属层和所述像素电极层之间还包括公共电极层；所述公共电极层包括多个公共电极，多个所述公共电极相互绝缘，所述公共电极与至少一条所述有效触控线电连接；在垂直于所述衬底基板所在平面的方向上，所述公共电极的投影与至少一个所述像素电极的投影交叠；所述公共电极包括第一刻缝和第二刻缝，在垂直于所述衬底基板所在平面的方向上，所述第一刻缝的投影与所述有效触控线的投影至少部分交叠，所述第二刻缝的投影与所述虚拟触控线的投影至少部分交叠...
【专利技术属性】
技术研发人员：林艺强，吴昊，沈柏平，
申请(专利权)人：厦门天马微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。