一种无损平面芯片电感测试组件及其制作方法技术

一种无损平面芯片电感测试组件及其制作方法，属于电子元器件测试领域。所述测试组件包括底座、嵌入件和校准件。底座包括底座基片、定位腔、底座电极；嵌入件包括嵌入件基片、通孔、通孔金属化填充、嵌入件底电极、嵌入件表电极、嵌入件端电极；校准件包括校准件基片、校准件通孔、校准件通孔金属化填充、校准件底电极、校准件表电极、校准件端电极、校准件电极连线；校准件与嵌入件的形状、结构及尺寸一致，区别仅在于校准件的两个表电极间设置了校准件电极连线。所述制作方法为印刷、溅射方法或生瓷片印刷烧结法。解决了现有技术不能用于测试平面结构芯片电感的问题。广泛应用于小尺寸平面芯片电感测试，或其他平面型两端口电子器件电性能测试。性能测试。性能测试。

A lossless planar chip inductance test module and its manufacturing method

【技术实现步骤摘要】
一种无损平面芯片电感测试组件及其制作方法


[0001]本专利技术属于电子元器件测试领域，进一步来说涉及平面芯片电感测试领域，具体来说，涉及一种无损平面芯片电感测试组件及其制作方法。

技术介绍

[0002]平面芯片电感平面结构示意图如图1所示。目前，测试芯片电感常见的方法为：选择两端口微带线电路板夹具，微带线末端与转接头相连，夹具转接头与矢量网络分析仪转接头相连。两端微带线匹配阻抗为50Ω，与网络分析仪相匹配。需对矢量网络分析仪进行同轴校准后再对电路板夹具去嵌处理，消除电路板夹具的影响。完成校准后将待测件粘合在电路板测试夹具上，再采用金丝键合方式将待测件的两个焊盘分别键合到测试夹具的微带线(镀金层)上，微带线接地处理。进行S参数测试，再由S参数根据公式计算出感量、Q值等电性能。胶黏、键合金丝为破坏性测试，且胶黏、键合，计算等工序严重影响测试效率。
[0003]另外一种常见的测试方法为：将探针台、探针与矢量网络分析仪组成测试系统，进行S参数测试，再由S参数导出感量与Q值等电性能。这种测试方法省去金丝键合、胶黏等破坏性测试工序，但GSG结构射频探针仅适用于具有接地端平面芯片电感器的测试。只有信号输入端、输出端两个端口，没有接地端的芯片电感不能采用此种测试方式。
[0004]若采用LCR表及阻抗分析仪进行测试时，虽然可以直接读取出电感的感量、Q值等电性能，但现有测试夹具只有测试带引脚的分立电感，不能对平面结构芯片电感进行测试。
[0005]有鉴于此，特提出本专利技术。

技术实现思路

[0006]本专利技术所要解决的技术问题是：解决现有LCR表或阻抗分析仪不能用于测试平面结构芯片电感的问题。
[0007]本专利技术提供一种无损平面芯片电感测试组件，如图2
‑
图6所示，包括底座、嵌入件和校准件。
[0008]所述底座包括：底座基片1，定位腔2，底座电极3。在底座基片1的中部区域开有贯通的定位腔2，在底座基片1的底部有两个底座电极3，底座电极3一端延伸到定位腔2的腔边，底座电极3另一端延伸到底座基片1的端边。
[0009]所述嵌入件包括：嵌入件基片4，通孔5，通孔金属化填充6，嵌入件底电极7，嵌入件表电极8，嵌入件端电极9。通孔5设置两个，分别位于嵌入件基片4的两端区域，贯穿嵌入件基片4，采用通孔金属化填充6对通孔5金属化；在通孔5的上端覆盖有嵌入件表电极8，嵌入件表电极8边缘距离嵌入件基片4有一定的距离；在通孔5的下端覆盖有嵌入件底电极7，嵌入件底电极7延伸到离嵌入件基片4的侧边；在嵌入件基片4的两端有嵌入件端电极9，每端的嵌入件端电极9与嵌入件底电极7连接。
[0010]所述定位腔2的形状与嵌入件的形状一致，定位腔2的尺寸略大于嵌入件的尺寸，便于安装嵌入件。
[0011]所述定位腔2的上表面高于嵌入件上表面，所述定位腔2的上表面与嵌入件上表面的高度差小于校准件或待测件17的厚度，便于校准件或待测件17的取放。
[0012]所述嵌入件两端的嵌入件端电极9分别与底座两端的相应的底座电极3连接。
[0013]所述校准件包括：校准件基片10，校准件通孔11，校准件通孔金属化填充12，校准件底电极13，校准件表电极14，校准件端电极15，校准件电极连线16。如图5所示。
[0014]所述校准件与所述嵌入件的形状、尺寸一致，结构区别仅在于校准件的两个表电极间设置了校准件电极连线16，校准件电极连线16的长、宽等参数可通过仿真、计算等方法精确确定，用于精确消除嵌入件带来的额外电感量等电性能参数对测试的影响。
[0015]本专利技术提供一种所述一种无损平面芯片电感测试组件的制备方法，包括如下制备工艺：
[0016]1、嵌入件制作：
[0017](1)选取绝缘板作为基片，在基片上进行划线备用，使其分割为若干单元格，每个单元格均为单颗嵌入件。绝缘板的材料为氧化铝、氮化铝等材质。
[0018](2)在每个单元格内按平面芯片电感两端电极距离和位置各打两个通孔。打孔方式为激光打孔或机械打孔。
[0019](3)对通孔进行金属浆料填孔。
[0020](4)印刷表电极，电极中心位置与芯片电感焊盘中心位置一一对应，电极平面尺寸略小于芯片电感焊盘尺寸，略大于通孔直径。
[0021](5)印刷底电极，底电极连接通孔电极末端。表电极、金属通孔电极、底电极所用浆料可以为钨、铜、金、银、银钯等金属浆料。
[0022](6)完成以上印刷后在烧结炉中进行烧结、使得表电极、金属通孔电极、底电极形成良好的电气连接。
[0023](7)裂片后得到单颗嵌入件半成品。
[0024](8)在单颗嵌入件半成品的两个侧边制作端电极，端电极与底电极末端电气连接，端电极的材料为Au、NiCr等金属。
[0025]2、底座制作：
[0026](1)选取与嵌入件长、宽尺寸相匹配的绝缘板作为底座基片，绝缘板的材料为氧化铝、氮化铝等材质。
[0027](2)在底座基片中间制作定位腔，定位腔的形状与嵌入件的形状一致，定位腔的尺寸略大于嵌入件的尺寸，便于安装嵌入件。
[0028](3)在底座基片的底部两端制作底座电极，底座电极一端延伸到定位腔的腔边，底座电极另一端延伸到底座基片的端边。
[0029]定位腔的长、宽尺寸略大于芯片电感长宽尺寸，定位腔的深度小于芯片电感高度。以便于芯片电感可以倒扣在定位腔内进行测试，及便于测试后将产品取出。
[0030]底座基片底部两端的底电极用于连接电感测试装置，如LCR表、阻抗分析仪等高频测试装置。
[0031]3、校准件制作：
[0032]在嵌入件制作方法的基础上，在两个表电极之间制作电极连接线使其导通，即得到校准件。校准件的电极连接线的长、宽等参数可以通过仿真、计算等方法精确确定。校准
件与嵌入件的结构区别，仅在于校准件的两个电极圆点间设置了电极连接，从而使得校准件产生的额外电感量等电性能参数与嵌入件产生的额外电感量等电性能参数一致，达到精确校准的目的。
[0033]本专利技术提供另一种所述一种无损平面芯片电感测试组件的制备方法，包括如下制备工艺：
[0034]1、嵌入件制作：
[0035](1)采用氧化铝或氮化铝材质生瓷料片进行叠膜，制成所需尺寸的基片。
[0036](2)在每个嵌入件单元之间印刷切割线，形成多个单元格。
[0037](3)按平面芯片电感两端电极距离和位置，在每个单元格内各打两个通孔。。打孔方式为激光打孔或机械打孔。
[0038](4)金属浆料填孔。
[0039](5)印刷表电极及底电极。表电极或底电极的金属浆料为可与氧化铝或氮化铝匹配共烧的金属浆料。通孔与电极连接。底电极也可以从陶瓷基体内部走线，从侧边引出从而与侧边电极连接导通。
[0040](6)叠膜、等静压、共烧成型、切割。
[0041](7)制作侧边金属电极，得到嵌入件巴块。
[0042]2、底座制本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无损平面芯片电感测试组件，其特征在于，包括底座、嵌入件和校准件；所述底座包括：底座基片，定位腔，底座电极；在所述底座基片的中部区域开有贯通的定位腔，在底座基片的底部有两个底座电极，底座电极一端延伸到定位腔的腔边，底座电极另一端延伸到底座基片的端边；所述嵌入件包括：嵌入件基片，通孔，通孔金属化填充，嵌入件底电极，嵌入件表电极，嵌入件端电极；所述通孔设置两个，分别位于嵌入件基片的两端区域，贯穿嵌入件基片，采用通孔金属化填充对通孔金属化；在通孔的上端覆盖有嵌入件表电极，嵌入件表电极边缘距离嵌入件基片有一定的距离；在通孔的下端覆盖有嵌入件底电极，嵌入件底电极延伸到离嵌入件基片的侧边；在嵌入件基片的两端有嵌入件端电极，每端的嵌入件端电极与嵌入件底电极连接；所述定位腔的形状与嵌入件的形状一致，定位腔的尺寸略大于嵌入件的尺寸；所述定位腔的上表面高于嵌入件上表面，所述定位腔的上表面与嵌入件上表面的高度差小于校准件或待测件的厚度；所述嵌入件两端的嵌入件端电极分别与底座两端的相应的底座电极连接；所述校准件包括：校准件基片，校准件通孔，校准件通孔金属化填充，校准件底电极，校准件表电极，校准件端电极，校准件电极连线；所述校准件与所述嵌入件的形状、尺寸一致，结构区别仅在于校准件的两个表电极间设置了校准件电极连线。2.如权利要求1所述的一种无损平面芯片电感测试组件，其特征在于，所述底座基片、嵌入件基片及校准件基片的材料为氧化铝或氮化铝；所述表电极、通孔金属化填充及底电极所用材料为钨、铜、金、银或银钯；所述端电极的材料为Au或NiCr。3.如权利要求1所述的一种无损平面芯片电感测试组件，其特征在于，所述通孔的直径为40μm
‑
100μm，长度为100μm
‑
500μm；所述表电极的尺寸小于芯片电感焊盘尺寸10μm
‑
20μm，大于通孔直径10μm
‑
20μm；所述定位腔的长、宽尺寸大于芯片电感长宽尺寸约10μm
‑
20μm，定位腔的深度小于芯片电感高度约300μm
‑
600μm。4.如权利要求1所述的一种无损平面芯片电感测试组件，其特征在于，所述底座电极连接到高频测试夹具，再由高频测试夹具连接到测试仪器，对测试仪器进行开路校准。5.如权利要求4所述的一种无损平面芯片电感测试组件，其特征在于，所述测试仪器为LCR表或阻抗分析仪；所述高频测试夹具包括是德夹具，所述是德夹具的型号为16192A、16194A、16197A或16092A。6.如权利要求1所述的一种无损平面芯片电感测试组件的制作方法，其特征在于，包括如下制备工艺：一、嵌入件制作：(1)选取氧化铝或氮化铝基片，在基片上进行划线备用，使其分割为若干单元格；(2)在每个单元格内按平面芯片电感两端电极距离和位置各打两个通孔；(3)对通孔进行金属浆料填孔；(4)印刷表电极，电极中心位置与芯片电感焊盘中心位置一一对应，电极平面尺寸略小于芯...

【专利技术属性】
技术研发人员：程晨，谭天波，韩玉成，李德银，庞锦标，贾朋乐，曾玉金，
申请(专利权)人：中国振华集团云科电子有限公司，
类型：发明
国别省市：