逐次逼近型模数转换器制造技术

本发明专利技术公开了一种逐次逼近型模数转换器，包括精细模数转换单元、粗略模数转换单元、电压时间转换器、单端时间生成器、第一时间数字转换器、第二时间数字转换器、求和器和数据组合逻辑结构；粗略模数转换单元和精细模数转换单元之间通过检测跳过逻辑结构连接；精细模数转换单元依次与电压时间转换器、单端时间生成器和第一时间数字转换器电连接；第二时间数字转换器通过时间余量生成器与第一时间数字转换器电连接；求和器与第一时间数字转换器和第二时间数字转换器电连接；数据组合逻辑结构与精细模数转换单元、粗略模数转换单元、单端时间生成器和求和器电连接。根据本发明专利技术的逐次逼近型模数转换器，转换速度较快，且具有较好的PVT鲁棒性。PVT鲁棒性。PVT鲁棒性。

Successive approximation ADC

【技术实现步骤摘要】
逐次逼近型模数转换器


[0001]本专利技术涉及集成电路
，尤其是涉及一种逐次逼近型模数转换器。

技术介绍

[0002]逐次逼近寄存器型模数转换器在中等分辨率和速度范围是高效节能的，这主要得益于其只有一个比较器的架构和动态功率特性。然而，由于比较器对几个最低有效位具有比较严格的噪声要求，所以其节能效率随着分辨率的增加而显著下降。两步SAR ADC通过消除那些与一次性低噪声放大进行的严格比较，从而为高分辨率SAR ADC提供了一种高效节能的替代方案。然而，在低功率供电下，两步SAR ADC中的电压域余量放大值面临着可用空间被限制的挑战。
[0003]在低功耗的情况下，电压域和时域混合架构是一种很有前景的解决方案，它通过部分时域量化解决了在传统两步SAR ADC中电压域余量的问题。但即使由TDC辅助的SAR ADC体系架构在低功耗下具有上述优点，它仍然面临一些设计挑战。首先，它对PVT的变化非常敏感。与由参考电压定义LSB步长的电压域量化不同，TDC的LSB步长与延迟单元的延迟有关，而延迟单元对PVT的变化非常敏感，特别是在低电源条件下。图1为采用65nm CMOS工艺的延迟单元在1.2V和0.6V电源下的随电压变化的时间延迟情况。从图1的结果可以看出，0.6V电源下延迟单元的延迟是1.2V条件下的4倍。第二个挑战则是由传统的TDC辅助的SAR ADC的转换速度慢，这不仅是由于在小余量电压下，VTC的转换速度较慢，而且也由于电源供应变小，TDC具有更大的LSB步长。

技术实现思路

[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出了一种逐次逼近型模数转换器，转换速度较快。
[0005]根据本专利技术实施例的逐次逼近型模数转换器，包括：精细模数转换单元；粗略模数转换单元，所述粗略模数转换单元和所述精细模数转换单元之间通过检测跳过逻辑结构实现连接；电压时间转换器，输入端与所述精细模数转换单元的输出端电连接；单端时间生成器，输入端与所述电压时间转换器的输出端电连接；第一时间数字转换器，输入端与所述单端时间生成器的输出端电连接；第二时间数字转换器，输入端通过时间余量生成器与所述第一时间数字转换器的输出端电连接；求和器，输入端分别与所述第一时间数字转换器的输出端和所述第二时间数字转换器的输出端电连接；数据组合逻辑结构，分别与所述精细模数转换单元的输出端、所述粗略模数转换单元的输出端、所述单端时间生成器的输出端和所述求和器的输出端电连接。
[0006]根据本专利技术实施例的逐次逼近型模数转换器，至少具有如下有益效果：采用了精细模数转换单元和粗略模数转换单元相结合的结构，粗略模数转换单元的精度虽然较低，但其功耗小，在较低的有效位数可以通过粗略模数转换单元来实现所需的功能，从而节省功耗；而通过采用检测跳过逻辑结构，则加快了转换速率，具备高速和高线性度的优点；通
过电压时间转换器和两步时间数字转换器之间的PVT内部追踪技术来跟踪时间数字转换器的LSB步长变化，从而具备更好的PVT鲁棒性，实现整个架构在较低的电源电压下能够正常运行。
[0007]根据本专利技术的一些实施例，所述精细模数转换单元与所述粗略模数转换单元两者的输出信号之间具有一个冗余位。
[0008]根据本专利技术的一些实施例，所述粗略模数转换单元的比较器的尺寸为所述精细模数转换单元的比较器的尺寸的一半。
[0009]根据本专利技术的一些实施例，所述精细模数转换单元和所述粗略模数转换单元通过电容下极板和自举开关完成输入信号的采样。
[0010]根据本专利技术的一些实施例，所述电压时间转换器包括：第一比较器，正向输入端与所述精细模数转换单元的输出端电连接，所述第一比较器的反向输入端连接参考电压，所述第一比较器的输出端与所述单端时间生成器的输入端电连接；第二比较器，反向输入端连接所述参考电压，所述第二比较器的正向输入端连接共模电压，所述第二比较器的输出端与所述单端时间生成器的输入端电连接；与门结构，所述与门结构的输入端分别与所述第一比较器的输出端和所述第二比较器的输出端电连接；第一MOS管，栅极与所述与门结构的输出端电连接，所述第一MOS管的漏极连接所述共模电压，所述第一MOS管的源极通过第一电流源接地；第二MOS管，栅极与所述与门结构的输出端电连接，所述第二MOS管的漏极与所述精细模数转换单元的输出端电连接，所述第二MOS管的源极通过第二电流源接地。
[0011]根据本专利技术的一些实施例，所述第一时间数字转换器为4位闪烁型时间数字转换器，所述第二时间数字转换器为3.5位游标时间数字转换器。
[0012]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0013]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0014]图1为现有技术中，采用65nm CMOS工艺的延迟单元在1.2V和0.6V电源下的随电压变化的时间延迟情况；
[0015]图2为本专利技术实施例的逐次逼近型模数转换器的结构示意图；
[0016]图3为本专利技术实施例的精细模数转换单元和粗略模数转换单元的结构示意图；
[0017]图4为本专利技术实施例的电压时间转换器的结构示意图；
[0018]图5为本专利技术实施例的第一时间数字转换器和第二时间数字转换器的结构示意图；
[0019]附图标记：
[0020]精细模数转换单元110、粗略模数转换单元120、检测跳过逻辑结构130、电压时间转换器200、单端时间生成器300、第一时间数字转换器400、时间余量生成器500、第二时间数字转换器600、求和器700、数据组合逻辑结构800。
具体实施方式
[0021]本部分将详细描述本专利技术的具体实施例，本专利技术之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本专利技术的每个技术特征和整体技术方案，但其不能理解为对本专利技术保护范围的限制。
[0022]在本专利技术的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
[0023]本专利技术的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属
技术人员可以结合技术方案的具体内容合理确定上述词语在本专利技术中的具体含义。
[0024]如图2所示，根据本专利技术实施例的逐次逼近型模数转换器，包括精细模数转换单元110、粗略模数转换单元120、检测跳过逻辑结构130、电压时间转换器200、单端时间生成器300、第一时间数字转换器400、时间余量生成器500、第二时间数字转换器600、求和器700和数据组合逻辑结构800；其中，粗略模数转换单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种逐次逼近型模数转换器，其特征在于，包括：精细模数转换单元；粗略模数转换单元，所述粗略模数转换单元和所述精细模数转换单元之间通过检测跳过逻辑结构实现连接；电压时间转换器，输入端与所述精细模数转换单元的输出端电连接；单端时间生成器，输入端与所述电压时间转换器的输出端电连接；第一时间数字转换器，输入端与所述单端时间生成器的输出端电连接；第二时间数字转换器，输入端通过时间余量生成器与所述第一时间数字转换器的输出端电连接；求和器，输入端分别与所述第一时间数字转换器的输出端和所述第二时间数字转换器的输出端电连接；数据组合逻辑结构，分别与所述精细模数转换单元的输出端、所述粗略模数转换单元的输出端、所述单端时间生成器的输出端和所述求和器的输出端电连接。2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述精细模数转换单元与所述粗略模数转换单元两者的输出信号之间具有一个冗余位。3.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述粗略模数转换单元的比较器的尺寸为所述精细模数转换单元的比较器的尺寸的一半。4.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述精细模数转...

【专利技术属性】
技术研发人员：陈知行，
申请(专利权)人：珠海澳芯创科集成电路有限公司，
类型：发明
国别省市：