晶片接合对准的方法技术

通过在所述装置之间使用切割道来实现将被接合的衬底上形成的装置的对准，其中切割道的尺寸从衬底中的一者或多者的中心到边缘逐渐增加或减小，以补偿衬底的热膨胀率的差异。由于切割道的尺寸逐渐增加或减小，在接合操作期间，随着衬底被加热，衬底上的装置被对准。切割道能够在衬底中沿单个方向排列以补偿衬底沿着单个轴的热膨胀，或者能够沿多个方向排列以补偿辐射对称的热膨胀。以补偿辐射对称的热膨胀。以补偿辐射对称的热膨胀。

【技术实现步骤摘要】
晶片接合对准的方法


[0001]本公开涉及晶片接合对准的方法。

技术介绍

[0002]半导体工业中的接合是一种可用于形成堆叠式半导体装置及三维集成电路的技术。接合的一些实例包括晶片到晶片接合、管芯到晶片接合及管芯到管芯接合。

技术实现思路

[0003]根据本公开一些实施例，一种晶片接合对准的方法，，包括：形成第一衬底的第一多个半导体装置；在所述第一衬底中沿第一方向在所述第一多个半导体装置之间形成第一多个切割道；在所述第一衬底中沿第二方向在所述第一多个半导体装置之间形成第二多个切割道，其中所述第二多个切割道的第一子集的第一宽度大于所述第二多个切割道的第二子集的第二宽度；以及执行接合操作，以接合所述第一多个半导体装置与第二衬底的第二多个半导体装置，其中所述第一宽度大于所述第二宽度，且所述第一宽度及所述第二宽度大于所述第二多个半导体装置之间的第三多个切割道的第三宽度，使得在所述接合操作期间所述第一多个半导体装置与所述第二多个半导体装置近似对准。
[0004]根据本公开一些实施例，一种晶片接合对准的方法，包括：形成第一衬底的第一多个半导体装置；沿着所述第一衬底的第一轴在所述第一多个半导体装置之间形成第一多个切割道；沿着所述第一衬底的第二轴在所述第一多个半导体装置之间形成第二多个切割道，其中所述第二多个切割道的第一子集的第一宽度小于所述第二多个切割道的第二子集的第二宽度；以及执行接合操作，以接合所述第一多个半导体装置与第二衬底的第二多个半导体装置，其中所述第一宽度小于所述第二宽度且所述第一宽度及所述第二宽度小于所述第二多个半导体装置之间的第三多个切割道的第三宽度，使得在所述接合操作期间所述第一多个半导体装置与所述第二多个半导体装置近似对准。
[0005]根据本公开一些实施例，一种晶片接合对准的方法，其特征在于，包括：由处理装置接收与接合第一多个衬底上的第一多个半导体装置与第二多个衬底上的第二多个半导体装置的多个接合操作相关联的信息；由所述处理装置基于与所述多个接合操作相关联的所述信息产生所述第一多个衬底的热膨胀数据及所述第二多个衬底的热膨胀数据；由所述处理装置基于所述第一多个衬底的所述热膨胀数据及所述第二多个衬底的所述热膨胀数据，确定第三衬底或第四衬底中的至少一者的多个切割道的调整后的宽度；以及由所述处理装置将所述调整后的宽度的指示提供到一个或多个半导体处理机台，以基于所述调整后的宽度形成所述多个切割道。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种
特征的尺寸。
[0007]图1是其中可实施本文中阐述的系统及/或方法的示例性环境的图。
[0008]图2A至图2C、图3至图9及图10A至图10D是本文中阐述的示例性实施方案的图。
[0009]图11是图1所示一个或多个装置的示例性组件的图。
[0010]图12至图14是与晶片接合对准相关的示例性工艺的流程图。
具体实施方式
[0011]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。下文阐述组件及排列的具体实例以简化本公开。当然，这些仅是实例且不旨在进行限制。例如，在以下说明中将第一特征形成在第二特征之上或形成在第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且还可包括其中在第一特征与第二特征之间可形成附加特征以使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复使用参考编号及/或字母。此重复使用是出于简明及清晰目的，而并非自身指示所论述的各种实施例及/或配置之间的关系。
[0012]此外，为易于说明，本文中可使用例如“在
…
下面(beneath)”、“在
…
下方(below)”、“下部的(lower)”、“在
…
上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所例示的一个元件或特征与另一(其他)元件或特征的关系。除图中所绘示的取向以外，所述空间相对性用语还旨在囊括装置在使用或操作中的不同取向。可以其他方式对设备行取向(旋转90度或处于其他取向)，且同样地可据此对本文中所使用的空间相对性描述语加以解释。
[0013]一些半导体接合技术包括将衬底(例如，半导体晶片)加热到高温。实例包括熔融接合、共熔接合及混合接合。在接合程序期间，由于随着作为接合程序的一部分加热衬底而发生的热膨胀，衬底可能会在尺寸上膨胀。有一些衬底可能比其他衬底膨胀得更多。如果具有不同膨胀率的衬底被接合在一起，则膨胀率的差异可能使得在衬底上形成的装置及/或结构未对准。这可能导致衬底之间的装置连接不良，可能使得衬底之间的接合强度降低，可能使得所得三维集成电路的结构完整性减弱，可能得到不良品质的电连接，及/或可能造成装置故障。
[0014]本文中阐述的一些实施方案提供用于晶片接合对准的技术及设备。如本文中所述，对在将被接合的衬底上形成的装置的接合对准可通过在所述装置之间使用切割道(scribe line)来实现，其中切割道的尺寸从衬底中的一者或多者的中心到边缘逐渐增加或减小，以补偿衬底的热膨胀率的差异。由于切割道的逐渐增加或减小的尺寸，在接合操作期间，随着衬底被加热，衬底上的装置被对准。切割道可在衬底中沿单个方向排列以补偿衬底沿着单个轴的热膨胀，或者可沿多个方向排列以补偿辐射对称的热膨胀。这样一来，本文中阐述的技术及设备可减少装置图案未对准，可提高被接合的衬底之间的接合强度，可提高装置的结构完整性及电连接，及/或可减少衬底的装置故障。图1是其中可实施本文中阐述的系统及/或方法的示例性环境100的图。如图1所示，环境100可包括多个半导体处理机台102至110及晶片/管芯运输机台112。多个半导体处理机台102至110可包括沉积机台102、曝光机台104、显影机台106、刻蚀机台108、接合机台110及/或另一种类型的半导体处理机台。示例性环境100中包括的机台可包括于半导体洁净室、半导体代工厂、半导体处理及/或
制造设施中及/或另一种类型的半导体处理环境中。
[0015]沉积机台102是包括半导体处理腔室及能够将各种类型的材料沉积到衬底上的一个或多个装置的半导体处理机台。在一些实施方案中，沉积机台102包括能够在例如晶片等衬底上沉积光刻胶层的旋转涂布机台。在一些实施方案中，沉积机台102包括化学气相沉积(CVD)机台，例如等离子体增强CVD(PECVD)机台、高密度等离子体CVD(HDP
‑
CVD)机台、次大气压CVD(SACVD)机台、原子层沉积(ALD)机台、等离子体增强原子层沉积(PEALD)机台或另一种类型的CVD机台。在一些实施方案中，沉积机台102包括物理气相沉积(PVD)机台，例如溅镀机台或另一种类型的PVD机台。在一些实施方案中，示例性环境100包括多种类型的沉积机台102。
[0016]曝光机本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶片接合对准的方法，其特征在于，包括：形成第一衬底的第一多个半导体装置；在所述第一衬底中沿第一方向在所述第一多个半导体装置之间形成第一多个切割道；在所述第一衬底中沿第二方向在所述第一多个半导体装置之间形成第二多个切割道，其中所述第二多个切割道的第一子集的第一宽度大于所述第二多个切割道的第二子集的第二宽度；以及执行接合操作，以接合所述第一多个半导体装置与第二衬底的第二多个半导体装置，其中所述第一宽度大于所述第二宽度，且所述第一宽度及所述第二宽度大于所述第二多个半导体装置之间的第三多个切割道的第三宽度，使得在所述接合操作期间所述第一多个半导体装置与所述第二多个半导体装置近似对准。2.根据权利要求1所述的晶片接合对准的方法，其中形成所述第二多个切割道包括：相对于所述第二多个切割道的所述第一子集，更靠近所述第一衬底的中心形成所述第二多个切割道的所述第二子集。3.根据权利要求1所述的晶片接合对准的方法，其中形成所述第一多个切割道包括：将所述第一多个切割道形成为与所述第三多个切割道的所述第三宽度相同的宽度。4.根据权利要求1所述的晶片接合对准的方法，其中形成所述第一多个切割道包括：将所述第一多个切割道的第一子集形成为第四宽度；以及将所述第一多个切割道的第二子集形成为第五宽度，其中所述第五宽度大于所述第四宽度，且使得所述第四宽度及所述第五宽度大于所述第二多个半导体装置之间的第四多个切割道的第六宽度。5.根据权利要求1所述的晶片接合对准的方法，其中所述第三多个切割道在所述第二衬底中沿所述第二方向；且其中所述方法还包括：在所述第二衬底中沿所述第一方向在所述第二多个半导体装置之间形成第四多个切割道，其中所述第四多个切割道的第一子集的第四宽度小于所述第四多个切割道的第二子集的第五宽度，且其中相对于所述第四多个切割道的所述第一子集，所述第四多个切割道的所述第二子集更靠近所述第二衬底的中心。6.一种晶片接合对准的方法，其特征在于，包括：形成第一衬底的第一多个半导体装置；沿着所述第一衬底的第一轴在所述第一多个半导体装置之间形成第一多个切割道；沿着所述第一衬底的第二轴在所述第一多个半导体装置之间形成第二多个切割道，其中所述第二多个切割道的第一子集的第一宽度小于所述第二多个切割道的第二子集的第二宽度；以及执行接合操作，以接合所述第一多个半导体装置与第二衬底的第二多个半导体装置，其中所述第一宽度小于所述第二宽度且所...

【专利技术属性】
技术研发人员：许希丞，翁睿均，李国豪，胡景翔，蒋季宏，林家妤，洪嘉骏，涂延杰，苏健泰，陈信宇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：