集成电路封装件的形成方法技术

本发明专利技术的实施例提供了集成电路封装件的形成方法。该方法包括：在载体上形成第一绝缘层；在所述第一绝缘层上方形成第一再分布层(RDL)；在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层；在所述第二绝缘层上方形成第二再分布层；将集成电路管芯的第一面附接到所述第二绝缘层；在所述集成电路管芯上方和周围形成第三绝缘层；在所述第三绝缘层中同时形成导电通孔和第三再分布层；以及去除所述载体以暴露所述第一绝缘层。体以暴露所述第一绝缘层。体以暴露所述第一绝缘层。

【技术实现步骤摘要】
集成电路封装件的形成方法
[0001]分案申请
[0002]本申请是2018年06月28日提交的标题为“集成电路封装件及其形成方法”、专利申请号为201810688666.9的分案申请。


[0003]本专利技术实施例总体涉及半导体领域，更具体地，涉及集成电路封装件的形成方法。

技术介绍

[0004]半导体器件用于诸如个人电脑、手机、数码相机和其他电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。通常，在单个半导体晶圆上制造数十或数百个的集成电路。通过沿着划线锯切集成电路来切割单独的管芯。之后，通常以多芯片模式或以其他的封装类型来单独地封装单个管芯。
[0005]由于各个电组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业已经经历了快速增长。对于大部分而言，这种集成密度的改进来自于最小部件尺寸的连续减小(例如，将半导体工艺节点缩小至小于20nm节点)，这允许更多的组件集成到给定的区域。随着近来对小型化、更高的速度和更大的带宽以及更低功耗和延迟时间的的需求的增长，对于半导体管芯的更小且更具创造性的封装技术的需求也已增长。
[0006]随着半导体技术的进一步发展，已经出现了作为有效替代的堆叠半导体器件(例如，三维集成电路(3DIC))，以进一步减小半导体器件的物理尺寸。在堆叠半导体器件中，在不同的半导体晶圆上制造诸如逻辑电路、存储器电路、处理器电路等的有源电路。两个或多个半导体晶圆可以安装或堆叠在彼此的顶部上以进一步减小半导体器件的形状因数。叠层封装(POP)器件是一种类型的3DIC，其中，封装管芯并且之后将管芯与另一封装的管芯或多个管芯封装在一起。封装件上芯片(CoP)器件是另一种类型的3DIC，其中，封装管芯并且之后将管芯与另一管芯或多个管芯封装在一起。

技术实现思路

[0007]根据本专利技术的一些实施例，提供了一种形成集成电路封装件的方法，包括：将集成电路管芯的第一侧附接至载体；在所述集成电路管芯上方和周围形成密封剂；图案化所述密封剂以形成与所述集成电路管芯横向间隔开的第一开口以及在所述集成电路管芯上方的第二开口，所述第一开口延伸穿过所述密封剂，所述第二开口暴露所述集成电路管芯的第二侧，所述集成电路管芯的第一侧与所述集成电路管芯的第二侧相对；以及在所述第一开口和所述第二开口中同时沉积导电材料。
[0008]根据本专利技术的另一些实施例，还提供了一种形成集成电路封装件的方法，包括：将集成电路管芯的第一侧附接至载体，所述集成电路管芯的第二侧具有接触焊盘，所述集成电路管芯的第一侧与所述集成电路管芯的第二侧相对；在所述集成电路管芯上方和周围形
成密封剂；以及在所述密封剂中同时形成导电通孔和第一再分布层(RDL)，所述导电通孔与所述集成电路管芯的侧壁横向间隔开，所述导电通孔的顶面位于所述密封剂的最上表面之下，所述第一再分布层位于所述集成电路管芯的第二侧上方，所述第一再分布层与所述接触焊盘电接触。
[0009]根据本专利技术的又一些实施例，还提供了一种集成电路封装件结构，包括：集成电路管芯；密封剂，沿着所述集成电路管芯的侧壁和最上表面延伸；导电通孔，位于所述密封剂中，所述导电通孔与所述集成电路管芯的侧壁间隔开；以及绝缘层，位于所述导电通孔上方，其中，所述导电通孔包括：第一部分，沿着所述绝缘层的底面延伸；以及第二部分，沿着所述绝缘层的侧壁延伸，所述第一部分的高度大于所述第二部分的宽度。
附图说明
[0010]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0011]图1至图8是根据一些实施例的集成电路管芯的制造期间的各个工艺步骤的截面图。
[0012]图9至图16是根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。
[0013]图17和图18是根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。
[0014]图19和图20是根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。
[0015]图21是根据一些实施例的示出形成集成电路封装件的方法的流程图。
具体实施方式
[0016]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0018]将参照特定上下文中的实施例来描述实施例，即诸如集成扇出(InFO)封装件和包括InFO封装件的PoP封装件的集成电路封装件。然而，其他实施例也可以应用于其他电连接
的组件，包括但不限于，叠层封装组件、管芯至管芯组件、晶圆至晶圆组件、管芯至衬底组件、组装中封装、处理中衬底、中介层、衬底等或者安装输入组件、板、管芯或其他组件或用于连接封装或安装的任何类型的集成电路或电子部件的组合。本文描述的各个实施例允许在同一处理步骤中形成集成电路封装件的密封剂通孔和再分布线，这允许减少用于形成集成电路封装件的工艺步骤的数量并且减小制造成本。
[0019]图1至图8是根据一些实施例的在集成电路管芯的制造期间的各个工艺步骤的截面图。参照图1，示出了由划线103(也称为切割线或切割区)分隔开的具有管芯区域101的工件100的部分。如下面更详细地描述的，工件100将沿着划线103切割以形成单独的集成电路管芯(诸如图8中示出的集成电路管芯801)。在一些实施例中，工件100包括衬底105、位于衬底105上的一个或多个有源和/或无源器件107以及位于衬底105和一个或多个有源和/或无源器件107上方的一个或多个金属化层109。在一些实施例中，衬底105可以由硅形成，但是也可以由诸如硅、锗、镓、砷以及它们的组合的其他III族、IV族和/或V族元素形成。衬底105也可以是绝缘体上硅(SOI)的形式。SOI衬底可以包括形成在绝缘层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成电路封装件的方法，包括：在载体上形成第一绝缘层；在所述第一绝缘层上方形成第一再分布层(RDL)；在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层；在所述第二绝缘层上方形成第二再分布层，所述第二再分布层的最上表面在所述第二绝缘层的最上表面之上，所述第二再分布层的部分延伸穿过所述第二绝缘层并且物理接触所述第一再分布层；将集成电路管芯的第一面附接到所述第二绝缘层，所述集成电路管芯的第二面具有连接件件，所述集成电路管芯的第一面与所述集成电路管芯的第二面相对；在将所述集成电路管芯的第一面附接到所述第二绝缘层之后，在所述集成电路管芯上方和周围形成第三绝缘层，所述第三绝缘层与所述第二再分布层的最上表面和所述第二绝缘层的最上表面物理接触；在所述第三绝缘层中同时形成导电通孔和第三再分布层，所述导电通孔的侧壁面对所述集成电路管芯的侧壁，所述导电通孔的顶面低于所述第三绝缘层的最上表面，所述第三再分布层与连接件物理接触，其中在所述第三绝缘层中同时形成所述导电通孔和所述第三再分布层包括：图案化所述第三绝缘层以在所述第三绝缘层中形成第一凹槽和第二凹槽，所述第一凹槽延伸穿过所述第三绝缘层并且暴露出所述第二再分布层的最上表面，所述第二凹槽暴露出所述连接件的最上表面；在所述第三绝缘层上方形成图案化掩模，所述图案化掩模暴露出所述第一凹槽和所述第二凹槽；和通过所述图案化掩模掩模在所述第一凹槽和所述第二凹槽中同时非共形地沉积导电材料；以及去除所述载体以暴露所述第一绝缘层。2.根据权利要求1所述的方法，其中，所述导电材料在所述第一凹槽的底部上方的厚度大于所述导电材料沿所述第一凹槽的侧壁的厚度。3.根据权利要求1所述的方法，其中，所述第三绝缘层包括可光刻图案化的绝缘材料。4.根据权利要求1所述的方法，其中，在所述第三绝缘层中同时形成所述导电通孔和所述第三再分布层还包括：在通过所述图案化掩模在所述第一凹槽和所述第二凹槽中同时非共形地沉积所述导电材料之后去除图案掩模。5.一种形成集成电路封装件的方法，包括：在载体上形成第一绝缘层；在所述第一绝缘层上方形成第一再分布层(RDL)；在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层；在所述第二绝缘层上方形成第二再分布层，所述第二再分布层的第一部分沿所述第二绝缘层的最上表面延伸，所述第二再分布层的第二部分延伸穿过所述第二绝缘层并且物理接触所述第一再分布层；将集成电路管芯的第一面附接到所述第二绝缘层的最上表面，所述集成电路管芯具有与所述第一面相对的第二面；
在将所述集成电路管芯的第一面附接到所述第二绝缘层的最上表面之后，将所述集成电路管芯封装在第三绝缘层中，所述第三绝缘层与所述第二再分布层的第一部分的侧壁和最上表面物理接触；在所述第三绝缘层中形...

【专利技术属性】
技术研发人员：吴逸文，郭宏瑞，何明哲，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：